シンボリックシミュレーションを使用したSPICEとVerilogの等価性検証ツールESPのご紹介

本ウェビナーは終了しました

【日本語ウェビナー】

シンボリックシミュレーションを使用したSPICEとVerilogの等価性検証ツールESPのご紹介

 

ESPはシンボリックシミュレーション技術を使用します。等価であることが期待される2つのデザインの入力ピンに同一シンボル(変数)を入力し、出力ピンで観測される関数が同じであれば等価であると判断します。メモリデザインやディジタルブロック、スタンダードセルのSPICEとVerilogのデザイン等価検証によく用いられています。

SPICEネットリストを扱いますが非常に高速です。また、入力がシンボル(変数)なので、簡単な設定で網羅性の高い検証ができます。さらに、電源ON/OFF動作の検証や、アイソレーション不備等の回路の電気的な問題発生箇所を検出する解析も可能です。本セッションではESPのご紹介と最新情報についてお届けします。


ご参加は無料です。ぜひこの機会をお見逃しなく!
 

◆ アジェンダ

  • ESP製品概要
  • シンボリックシミュレーションとは
  • ESPのデバイスモデル
  • パワーインテグリティ検証
  • 冗長回路検証
  • ライブラリ検証
  • 最新情報

 ※ プログラムは変更される場合がございます。ご了承ください。