「Smart Everything」は、ほぼすべてのアプリケーション分野のトレンドになりました。 IoT、クラウドベースのデータ分析、先進運転支援システム、人工知能、5G などはデータ中心の世界であり、これらすべての分野では、大量のデータを効率的に処理することが不可欠となりました。
設計者はヘテロジニアス・マルチコア SoC に目を向けることで、このデータ中心の世界の要件に対応することができます。本セミナーにご参加いただくことで、アプリケーション特化型プロセッサ (ASIP) が、標準プロセッサと固定機能 RTL に次ぐ3 番目のSoC 設計オプションになった理由がおわかりいただけます。そして与えられた期間と予算内で独自の ASIP を設計する方法を発見してください。
本セミナーでは、RISC-V ベースのアクセラレータを特集したお客様のケース・スタディと、シノプシスの R&D チームによる技術プレゼンテーションをご覧いただきます。
ASIP設計が標準RISC-Vコアから開始する場合でも、目標とするASIPがよりカスタマイズされたプロセッサ・アーキテクチャを必要とする場合でも、ASIP Designer がお客様の設計開発において理想的なプロセッサ設計開発ソリューションであることを、デモを交えてご紹介します。
ご参加は無料です。ぜひこの機会をお見逃しなく。
◆ アーカイブ公開中 (ご視聴にはご登録が必要です)
#ReadyTalk システムによるウェブセミナー
◆ アジェンダ
13:00 開会のご挨拶とアジェンダのご紹介
日本シノプシス合同会社
営業本部 プロダクト・ソリューション・セールスマネージャー
今泉 仁
13:05 【マーケットトレンド】 市場動向とASIP Designerツールのご紹介
Synopsys, Inc.
Solutions Group, Sr. Product Marketing Manager
Markus Willems
“データセントリック・ワールド“は、ひとつめに 大量のデータを扱うこと、ふたつめはその効率的な処理を行うことが特徴です。大量のデータを従来のコントローラで処理することはすでに困難となり、高性能な並列処理が必要とされ効率的な処理を行うためにアプリケーションに合わせて特化または最適化することが求められています。その結果、SoC はマルチコア設計になり、設計者は要求を満たすためにアプリケーション特化型プロセッサ (ASIP) に目を向け始めています。ASIP 開発ではデータと命令の並列処理またはアプリケーションに合わせて調整されたデータ・タイプ (AI アプリケーションの bfloat16 または 8 ビット整数など) が含まれる場合があります。
ASIP Designer は、その革新的なプロセッサ・モデリング、リターゲット可能なコンパイル、シミュレーション、および RTL 生成テクノロジに基づいて、アーキテクチャ探索のための独自のCompiler-in-the-Loop手法をサポートします。
本セッションではASIPを取り巻く最新の市場動向の説明からASIP Designerによるアプリケーション特化型プロセッサの設計開発についてわかりやすくご紹介します。
13:45 【ケーススタディ】 ASIP DesignerによるカスタムRISC-Vプロセッサ開発成功事例
ディー・クルー・テクノロジーズ株式会社
取締役 CTO
長澤 達也 様
RISC-Vは命令セットがオープンソースではありますが、実際にプロセッサとして利用するにはIPとして購入するか、自らが設計を行う必要があります。弊社ではASIP DesignerによるRISC-Vプロセッサ設計受託サービスを行っておりますが、最近はアプリケーション処理に必要な機能を追加するカスタマイズ要求を多く頂戴しております。
ASIP Designerでは基本となるRISC-Vコアに機能拡張を実現するSDXという手法があり、これによりアプリケーション処理を加速化するカスタムのRISC-Vプロセッサを開発することが可能です。
本セッションでは実際の開発事例を元にSDX手法を用いたカスタムRISC-Vプロセッサの設計開発についてデモを交えてご紹介します。
14:30 【テクニカル・インサイト】 PPA(性能・電力・エリア)見積りの新しいアプローチを含む、過去 1 年間に導入されたASIP Designerツールの新機能で革新的な SoC 設計が可能に
Synopsys, Inc.
Solutions Group, Group Director, R&D
Gert Goossens
ASIP Designer は多くのSoC 設計者の間で使用され高い評価を頂いています。より高度に結合された“スマートシステム”の設計開発に向けたASIP Designerツールの継続的な進化により、大量の命令とデータの並列処理、深い命令パイプライン、アプリケーション処理に特化したアーキテクチャを備えた、高度なSoC開発が行われています。
本セッションでは、ASIP Designer ツールの重要な概念のいくつかを説明しながら過去 1 年間に導入された多くの革新されたツール新機能についてデモを交えて解説します。
これらにはnML プロセッサ記述言語の最新の拡張機能を使用した並列処理のための効率的なモデリング手法、プロセッサ アーキテクチャの検証をさらに強化する自動テスト生成機能、 “ Synthesis-in-the-Loop” 方法論を確立するためのPPA(性能・電力・エリア)見積りのための新しいアプローチなどが含まれます。
※本セッションは途中、5分間の休憩を含みます。
15:55 閉会のご挨拶
日本シノプシス合同会社
営業本部 プロダクト・ソリューション・セールスマネージャー
今泉 仁
16:00 閉 会
※ プログラムは変更される場合がございます。ご了承ください。
NEW 2022/5/19 - シノプシスによる調査の結果、ソフトウェア・サプライチェーンで使用されているオープンソース・コンポーネントに潜むリスクの管理にあたっての重要課題が明らかに
2022/4/27 - シノプシス、NTTからNTT Application Security社を買収
2022/4/22 - シノプシス、アプリケーション・セキュリティ・テストに関するガートナー社のマジック・クアドラント評価 2022で、“リーダー”に6年連続で指名される
2022/04/19 - シノプシス、業界最高速のニューラル・プロセッサIPの提供を開始
2022/3/30 - シノプシス、幅広い選択肢を提供する業界初のクラウドSaaSソリューションの提供を開始。チップ開発環境の風景が一変
2022/3/8 - シノプシス、セキュアなソフトウェア開発を支援するCode Sight Standard Editionの提供を開始