ASIP開発ソリューション・セミナー2020

~ ソフトウェア定義可能なSoCを実現するASIP Designer ~


RISC-VなどのオープンソースなISAをスタートポイントとするプロセッサ設計開発では、専用の命令セットアーキテクチャ(ISA)を実装するドメイン固有またはアプリケーション固有のプロセッサの設計手法が注目されています。設計者は特定のアプリケーションに最適なISAの選択と決定、特定のアーキテクチャをサポートするC / C ++コンパイラとシミュレータの実現方法、そして与えられた目標パフォーマンスに到達できるかどうかを知る方法など多くの課題に直面しています。

 

シノプシスのASIP Designerは、アプリケーションに特化したプロセッサの設計開発を自動化するEDAツールです。 RISC-Vの様なISAをモデル化して作成した単一のプロセッサ仕様をスタートポイントとして、アプリケーションに特化した最適化を行うことができるばかりでなく、同時にアプリケーションに特化したISAをサポートするサイクル精度のシミュレータ、デバッガ、最適化されたC / C ++コンパイラを入手することができます。


本セミナーでは、ASIP設計時に選べるアーキテクチャオプションについてご説明し、ASIP Designerに付属する広範なモデルライブラリの例を使用してASIP Designerのデモンストレーションを行いながら、並列化と特殊化のさまざまな概念と、それに伴うトレードオフについて説明します。ASIPのメリットについてさらに理解を深めるため、ぜひこの機会にご参加ください。

ご参加は無料です。

ご視聴 

アーカイブ公開中!下記ボタンよりご視聴いただけます

ご視聴はこちら

 

アジェンダ 


13:00 開会のご挨拶とアジェンダのご紹介

日本シノプシス合同会社
営業本部 プロダクト・ソリューション・セールスマネージャー
今泉 仁
 

13:05 【キーノート】ASIP Designerを用いたDFP用ツールチェーン生成とデザインフロー革新

株式会社エヌエスアイテクス
開発部 先端技術開発課
課長 木村 貞弘 様

自動運転、コネクテッドカー、EV、シェアリングを総括し、100年に1度の自動車革命と言われています。これらはIoTプラットフォームをベースとし、多種多様の要素技術が畳み込まれている世界観と言って過言ではありません。エヌエスアイテクスではこれらの世界観を実現するためのベース技術として、データフロープロセッサ(DFP)のIP開発を実施しています。DFPのアーキテクチャは複雑であるため、通常のアプローチでインストラクションセットシミュレータ(ISS)を開発すると、膨大な開発期間が発生してしまいます。そこで、ASIP-Designerを用い、設計スタイルを変革することで、短期間での開発に成功しました。本セッションではこの事例のご紹介と今後の展望について、ご紹介させて頂きます。
 

13:50 休憩 5分
 

13:55 ソフトウェア定義可能なSoCで切り開く新しい半導体市場

日本シノプシス合同会社
技術本部 シニア・アプリケーション・エンジニア
伴野 充

今世紀の20年目は、前例のないパンデミックによる世界的に厳しい状況から始まりました。しかし、エレクトロニクス業界は、「新しい常識」への移行を可能にする重要な役割のおかげで、依然として力強い状況を保ち、日本の半導体業界は、AI、セキュリティ、ファクトリー・オートメーション、自動車などの主要市場で新たなリーダーシップを示しています。

このような重要な市場をリードするには、ASIP(Application Specific Instruction set Processor:特定用途向けプロセッサ)の様な革新的な設計手法が求められます。設計チームはSoCにより多くの組み込みソフトウェアを統合することで、変化する顧客要件に迅速に適応する事が求められます。ソフトウェア定義が可能なSoCの必要性は、RISC-Vプロセッサ・プラットフォームなどのイニシアチブによっても多くの事例が示されています。

すなわち成功の鍵は、組み込みソフトウェアを効率よく動作させるため、アプリケーションに特化した最適な命令セットアーキテクチャを使用することです。この方法でのみ、新しいアプリケーションの厳しい電力とパフォーマンスの要件を満たすことができます。これが、アプリケーション固有の命令セットプロセッサまたはASIPのすべてです。

本セッションではシノプシスの視点から、これら重要市場のトレンドについてご説明いたします。


14:25 休憩 5分


14:30 アプリケーション特化型プロセッサ開発でハード/ソフト協調設計を実現するツールスイート“ASIP Designer” 

Synopsys, Inc. 
Solutions Group, Group Director, R&D
Gert Goossens

ASIPは、多種多様な新しいアプリケーション要件を実現する理想的なテクノロジです。ソフトウェアによるプログラマビリティによって、お客様が市場で成功するために必要な高い設計柔軟性を提供します。またASIPはあらゆるプロセッサ・アーキテクチャーを具現化することができるため、高度な命令およびデータの並列処理が可能となり、最新アプリケーションに求められる厳しい電力およびパフォーマンス要件を満たすことができます。

プロセッサ(ASIP)アーキテクチャを検討する時にハードウェア設計を行う訳ですが、ASIPでは同時にソフトウェア設計をも考慮します。ソフトウェア・エンジニアは、アプリケーションコードのどの部分がパフォーマンス・クリティカルであるかを知っています。ハードウェア設計者は、これらのボトルネックを解決するための対策を検討する事ができます。ただし、こうしたハードウェア/ソフトウェアの協業を成功させるには、これらのチームをまとめる設計手法とツールが必要です。 ASIP Designerは、ASIPアーキテクチャ設計とプログラミングのための重要なツールです。

ASIPアーキテクチャの探求では「コンパイラ・インザ・ループ」手法が用いられ、PPA (パワー、パフォーマンス、エリア)のトレードオフを行うために「シンセシス・インザ・ループ」手法が用いられます。これ以外にもユニークなテクノロジとして言語ベースのプロセッサ・モデリング、リターゲット可能なC / C ++コンパイル、命令セットシミュレーションの複数の抽象化レベル、仮想プロトタイピング、低電力RTL生成などがあります。

本セッションでは最新のASIP Designerのテクノロジについてご説明いたします。

15:40 休憩 5分

 

15:45 RISC-V ISAから始めるASIPアーキテクチャ探求の方法 

Synopsys, Inc. 
Solutions Group, Sr Manager, Applications Engineering
Werner Geurts

本セッションでは、最初に、nMLプロセッサ記述とPDG動作モデリング言語に基づいた、言語ベースのプロセッサ・モデリングの容易さをご説明いたします。 ASIP Designerのユーザーは、これらの形式を使用してASIPの命令セットとマイクロアーキテクチャーをすばやく理解することができます。ASIP Designerには、ユーザーによる特定用途向けプロセッサ開発の出発点として、nML / PDGモデルの豊富なライブラリが付属しています。このセッションでは、ASIP DesignerのプロセッサモデルライブラリのRISC-V ISAサンプルの1つを例題にご説明させていただきます。

最初のデモでは、Simple Datapath Extensions(SDX)の概念をご紹介します。 SDXは、Cアプリケーション・プログラムの重要なコード・セクションを、事前定義された予約済みオペコードのRISC-V拡張命令にプッシュすることで、迅速な加速を可能にします。

2番目のデモでは、RISC-V拡張を次のレベルに引き上げます。 MobileNetニューラルネットワーク・アプリケーション用に最適化されたASIPの設計をご紹介します。 MobileNetのパフォーマンスを満たすために、必要に応じて、コンパイラ・インザ・ループおよびシンセシス・インザ・ループの方法論を適用して、RISC-Vにデータパスの特殊化と命令レベルおよびデータレベルの並列処理を追加します。

本セッションではASIP Designerのライブデモを行いながらご説明を進めて参ります。
 

16:55 閉会のご挨拶

日本シノプシス合同会社
営業本部 プロダクト・ソリューション・セールスマネージャー
今泉 仁
 

17:00 閉 会

※ プログラムは変更される場合がございます。ご了承ください。