Arm - Synopsys ワークショップ

本イベントは終了いたしました 。ご来場誠にありがとうございました!

Arm® ベースSoCの設計/検証を加速するテクニック満載!! 

両社の最新のコラボレーションにより、ArmベースのCPU、グラフィックス、IoT、車載システムのイノベーションと、それらを形にするシノプシスの設計/検証ソリューションが実現しました。高性能かつ電力効率の高い設計ニーズにお応えする両社からのご提案です。

アーム株式会社 代表取締役社長 内海 弦による基調講演、Armならびにシノプシスのテクニカル・エキスパートやエコシステム・パートナーであるANSYS社からの詳細なご説明、そしてユーザー様代表としてルネサス エレクトロニクス(株)による活用事例など、もりだくさんな内容でお届けします。

ご参加は無料です。是非、この機会をお見逃しなく! 

<セミナー・トピック>

  • シノプシス・ツールと、Arm Fast Models/Cycle Models/SWデバッガを活用して、早期ソフトウェア開発とシステム・バリデーションを実現
  • シノプシス デザイン・プラットフォームで実現するArmベースSoCの実装最適化
  • 最新のArm Cortex®-AプロセッサとDynamIQTMテクノロジで実現する性能/消費電力/面積の最適化
  • ANSYS社との協業により実現した、IC Compiler IIのインデザイン・パワーインテグリティ・アドオン・ソリューション RedHawkTM Analysis Fusionを使用した迅速なパワー・インテグリティ収束
  • シノプシスの検証プラットフォーム Verification Continuumを活用した検証効率の最大化

日時 / 場所

2018年4月25日(水) 10:00~16:50 (受付 9:00~)
東京コンファレンス・センター品川
  5F 
〒108-0075 東京都港区港南 1-9-36 アレア品川 Tel: 03-6717-7000 
JR 品川駅港南口(東口)より徒歩2分      会場地図

プログラム

共通セッション
9:00

受付開始
※ コンチネンタル・ブレックファーストをご用意しております。 お客様同士またはお客様と弊社社員とのコミュニケーションの場としてご活用ください。
※ 受付エリアにてFPGAベース・プロトタイピング・ソリューション HAPSの最新機種をデモ展示いたします!是非ご覧ください。

10:00

ご挨拶

日本シノプシス合同会社

10:05

【 キーノート・スピーチ
つながる未来の創造に向けて

アーム株式会社
代表取締役 社長 内海 弦

1兆を超えるコネクティッド・デバイスの時代に向けて、多くの企業が、あらゆる側面から新しいライフスタイルを創り出す製品の開発に取り組んでいます。これは、私たちが運転する自動車から、コネクティッド・シティの町並みを飾る街灯に至るまであらゆる分野にわたります。そしてこうした製品群には、仮想現実/拡張現実、マシンラーニング、ハードウェアならびにソフトウェア技術を駆使したセキュリティ技術など最先端のテクノロジが搭載されることになります。
Arm®は、事業の方向性をモバイル中心からこうした新しい分野に拡げ、次世代のセキュアなコネクティッド・デバイスを実現するために、開発エコシステムを構成する企業各社と協業を重ねています。最先端テクノロジの搭載により、システム全体の複雑性はさらに増大し、その設計と検証にはこれまで以上に洗練された手法が必要とされてきます。Armは、シノプシスのようなパートナー企業と協力し、こうした開発課題への対処と、最新プロセッサを組み込んだデザインの開発リスクの最小化を進めています。

10:50

ブレイクアウト・セッションへ
【 インプリメンテーション 】 【 ベリフィケーション 】各トラックに分かれてご聴講いただきます

【 インプリメンテーション・トラック 】 【 ベリフィケーション・トラック 】
11:00 Arm®ベースデザイン設計ソリューション:Fusion Technology搭載シノプシス・デザイン・プラットフォーム Arm®ベースデザイン検証ソリューション:シノプシス Verification Continuum 11:00
11:30 シノプシス・デザイン・プラットフォームを活用したArm®プロセッサの開発および展開状況 ローパワー検証/解析:アーキテクチャ開発からサインオフまで 11:30
12:15 昼食 (お弁当をご用意しております) 12:15
13:15

Arm®v8-Aプロセッサベース開発のベスト・プラクティスとQuickStart Implementation Kits(QIKs)のご紹介

早期ソフトウェア開発ならびに早期システム・バリデーション:開発期間の更なる短縮を実現 13:15
14:15 IC CompilerIIとANSYS RedHawkTM Analysis Fusionによるサインオフ・ドリブン設計フロー
15:00 コーヒーブレイク 15:00
15:15 インプリメンテーション・テクノロジ最新情報 – Part 1 SoC検証RoIの最大化と設計収束期間の短縮 15:15
16:00 インプリメンテーション・テクノロジ最新情報 – Part 2
16:45 まとめ 16:45

【 インプリメンテーション・トラック 】       ※英語セッションには 日本語同時通訳 がございます
11:00

Arm®ベースデザイン設計ソリューション:Fusion Technology搭載シノプシス・デザイン・プラットフォーム

 

Synopsys, Inc.
Design Group
Platform Marketing Director Rahul Deokar

Armベースデザインの性能/消費電力/面積を向上させるシノプシス・デザイン・プラットフォームの最新情報をご紹介します。シノプシスのFusion Technologyは、RTLからGDSIIまでをサポートする設計フローの概念を書き換えるブレイクスルーとなる新技術であり、業界最高水準の最適化テクノロジと業界標準となっているサインオフ・テクノロジを融合させているため、設計者は、設計フローで一貫した最高水準の結果品質を確保しつつ開発対象の次世代デザインの開発期間を短縮することができます。お客様の事例や QuickStart Implementation Kits(QIKs)についてもご説明します。

 

11:30

【 ユーザー事例 】
シノプシス・デザイン・プラットフォームを活用したArm®プロセッサの開発および展開状況

ルネサス エレクトロニクス株式会社
車載設計統括部 車載バックエンド設計部
課長 西堀 雅和 様

Renesas 最先端SOCに搭載するArmプロセッサの開発では、高性能化、低電力化、小面積化とその展開容易化のため、先端のシノプシス・デザイン・プラットフォーム製品群を適用し数多くの開発の成功を収めてきました。特に効率化されたトップダウン設計手法、マルチ階層設計手法採用により高性能Armプロセッサの開発が加速され、短期間で数多くの製品展開を実現しています。本セッションでは高性能Armプロセッサの短期開発を可能としたトップダウン設計手法および高性能、低電力を実現したPPA(Power-Performance-Area)向上についての適用事例と今後の課題について紹介します。

 

12:15

昼食 (お弁当をご用意しております)

13:15

Arm®v8-Aプロセッサベース開発のベスト・プラクティスとQuickStart Implementation Kits(QIKs)のご紹介

日本シノプシス合同会社
デザイン・グループ
RTL2GDS プロダクト・マーケティング
ディレクター 二階堂 輝

12nm/7nmプロセスの次世代プロセッサ Arm®v8-Aを効率よく実装し、ダイナミック/リーク・パワーを最小限に抑えつつ高度な性能目標を達成するためのベスト・プラクティスならびにテクノロジについて、シノプシスのツール・エキスパートがご紹介します。IRドロップを抑制しつつ最大限の性能を実現するためのコンピュート・インテンシブ・モジュールの実装最適化、複数電圧/チャネル幅ライブラリを活用した効率的なリーク・パワー最適化、クロック・ゲーティング最適化の手法をご説明します。

 

14:15

【 パートナー講演 】
IC CompilerⅡとANSYS RedHawkTM Analysis Fusionによるサインオフ・ドリブン設計フロー

アンシス・ジャパン株式会社
セミコンダクタBU
AE マネージャ 高橋 昌也 様

IC CompilerⅡ環境で実行するANSYS RedHawk Analysis Fusionサインオフ・ドリブン設計フローにより、設計早期段階でパワーインテグリティ/信頼性を確保つつデザイン最適化を行う手法についてご紹介します。実質的に学習曲線が不要な使い易さを実現したシームレスな統合環境により、ポイントツール・ベースのパワーインテグリティ収束フローと比べて、開発期間を最大1/5に短縮できます。

 

15:00

コーヒーブレイク

15:15

インプリメンテーション・テクノロジ最新情報 – Part 1

日本シノプシス合同会社
デザイン・グループ
スタッフ・アプリケーション・エンジニア 本多 伸行

高性能/低消費電力なインプリメンテーションの実現に当たって直面する課題についてご説明し、配線密集回避やタイミング/パワー/面積の目標をコンカレントに達成するフローにより性能/消費電力/面積の最適化と開発期間短縮を可能にするIC CompilerⅡの機能をご紹介します。最先端のプロセス・ノードで発生する問題、それらを解決するIC CompilerⅡのカラーリング考慮/マルチパターニング対応・配置配線テクノロジについてもご説明します。また、IC Validatorによるインデザイン・フィジカル検証サインオフ・ソリューションのメリットについてもご説明します。

 

16:00

インプリメンテーション・テクノロジ最新情報 – Part 2

日本シノプシス合同会社
デザイン・グループ
シニアスタッフ・アプリケーション・エンジニア 芹澤 祐介

先端デザインの論理合成工程で直面する課題についてご説明し、それらの問題を解決するためにDesign Compilerがご提供しているビア・ラダー・サポート、レイヤ考慮最適化、パターン・マスト・ジョイン、インバウンドセル/ピンアクセス最適化などの業界最高水準の結果品質テクノロジについてご紹介します。また、PrimeTimeのパスベース・アナリシス(PBA)ECOならびにパワーリカバリー、徹底したPBAランタイム高速化による高性能/低消費電力サインオフ収束や、StarRCによるマルチコーナー/インクリメンタル抽出、Custom Compilerによるデジタル/アナログ・コ・デザインについてもご説明します。

16:45 まとめ (16:50終了)

【 ベリフィケーション・トラック 】       ※英語セッションには 日本語同時通訳 がございます
11:00

Arm®ベースデザイン検証ソリューション:シノプシス Verification Continuum

Synopsys, Inc.
Verification Group
Product Marketing Director Tom De Schutter

Armとシノプシスは、今日の複雑化するエレクトロニクス・デザインの検証課題の克服に向けて緊密な協業を重ねています。パワー最適化、早期ソフトウェア開発、機能検証、システム・バリデーションの問題を解決するVerification Continuumプラットフォームについてご紹介します。本セッションでは、シノプシスの検証ソリューション全体についてご説明し、続くセッションで、各分野の詳細についてご紹介します。

11:30

ローパワー検証/解析:アーキテクチャ開発からサインオフまで

日本シノプシス合同会社
ベリフィケーション・グループ
スタッフ・アプリケーション・エンジニア 松本 光寛

ウェアラブル・デバイスやモバイル機器、サーバー機器などに用いられるArm®ベースSoCにとって、ローパワーは非常に重要な差別化要因となるため、SoC設計者は、厳しい消費電力目標を達成するため様々なローパワー設計テクニックを模索しています。本セッションでは、アーキテクチャ開発からRTLそしてゲートレベル・サインオフまでのフローでローパワー対策に用いられているシノプシスのローパワー・フローについてご紹介します。スタティック/ダイナミック検証エンジンを用いたUPFベース・ローパワー検証フローについてもご説明します。これらのフローを用いて消費電力目標を達成したお客様のケーススタディもご紹介します。

 

12:15

昼食 (お弁当をご用意しております)

13:15

早期ソフトウェア開発ならびに早期システム・バリデーション:開発期間の更なる短縮を実現

Arm Limited
Development Solutions Group
Senior Director of Market Development Bill Neifert

Synopsys, Inc.
Verification Group
Product Marketing Director Tom De Schutter

今日のエレクトロニクス・デバイスの差別化にあたっては、ソフトウェアとコネクティビティの問題を解決することがますます重要となっています。システムは複雑化を極めており、製品の不具合や市場投入までにかかる期間の長期化は非常に大きな問題となっています。本セッションでは、仮想プロトタイピングやエミュレーション、FPGAベース・プロトタイピングなどを駆使したVerification Continuumプラットフォームにより、早期ソフトウェア開発ならびに早期システム・バリデーションを実現し、こうした問題に対処する方法をご説明します。Arm®とシノプシスより、両社の最新テクノロジをご紹介し、開発終了の前倒しを実現するArm Fast Model/ Cycle Model/DS-5ソフトウェア・デバッガとシノプシスの仮想プロトタイピング/ハイブリッド・プロトタイピングの統合環境についてご説明します。

15:00

コーヒーブレイク

15:15

SoC検証RoIの最大化と設計収束期間の短縮

 

日本シノプシス合同会社
ベリフィケーション・グループ
シニアスタッフ・アプリケーション・エンジニア 戸田 亮

シノプシスが世界各国のユーザー様を対象に2017年に実施したGlobal User Surveyの結果によりますと、テープアウト遅延の最大の原因は機能検証の想定外の遅れにあることが明らかとなっています。各設計段階で機能バグの検出漏れがあると、設計プロセスの後期段階で甚大なコスト増加要因となって跳ね返ってきます。製品の市場投入までにかかる期間が特に重要となるArm®ベースSoCにとって、これは由々しき問題となります。シノプシスの機能検証ソリューションには、シミュレーション/検証プランニング/カバレッジ解析/検証マネージメント/検証用IP/スタティック検証/フォーマル検証/最先端デバッグといった検証エンジンがネイティブ統合されており、製品性能と検証効率の向上に大きな効果を発揮し、検証収束と検証期間短縮を実現します。本セッションにて詳しくご説明します。

16:45 まとめ (16:50終了)

※ プログラムは変更される場合がございます。予めご了承ください。