Synphony Model Compiler

より高速で効率的なモデルの作成

モデリング環境は、高位アブストラクションでの動作を正確に表現できるため、アルゴリズムの設計およびエクスプロレーションでよく使用されます。これらの環境では、複数のドメインにわたる、高度な設計キャプチャ、シミュレーションおよび解析ツールが提供されます。しかし、設計者がASICまたはFPGA設計ツールで設計上の意図をRTLに変換しようとする時に問題が発生します。特に、従来の方法では、RTLドメインへの度重なるコーディングや再検証のために時間がかかりすぎたり、エラーが発生しやすくなります。Synphony Model Compilerの高位合成ソリューションでは、Simulink/ MATLABモデルベースの設計環境から、システムレベルのアルゴリズム表現を簡単に自動化された方法で合成できるため、これらの問題に対応できます。

Simulink環境内で包括的で高位のモデル・ライブラリを活用してFPGAベースのDSP設計を作成

Synphony Model Compilerは、高位の記述からFPGA、ASIC、プロトタイプ、検証フローへ、より自動化、高速化されたパスを提供します。