FPGAハードウェアの動作に対してシミュレータに匹敵する可観測性を提供
Identify® RTLデバッガを使用すると、RTL HDLをインストルメント化し、RTレベルのまま、ハードウェア上で実装されているFPGAを実行状態でデバッグできます。Identify FPGAデバッグ・ソフトウェアは、シミュレーション感覚で設計をハードウェアで検証し、その処理速度は通常のインシステム・シミュレータをはるかにしのぎます。
Identify RTLデバッガでは、サンプル・トリガーを指定し、グラフィカルなナビゲーションを可能にするとともに、プローブとして使用するシグナルにRTLでマーク付けを行います。合成後は、RTLソース・コードにアノテーションされ、HDL Analyst® RTL View、またはサード・パーティーの波形ビューアを使って結果を表示できます。これにより、RTLからインプリメンテーションまでの等価性と、FPGA設計の正しい動作を確実にします。
