組み込みに適した高性能
32ビット・プロセッサのDesignWare® ARC® HSファミリーはスケーラブルなARCv2命令セットアーキテクチャー（ISA）をベースに最大限のパフォーマンス効率を発揮するよう最適化されており（DMIPS/mWおよびDMIPS/mm2）、高速なデータ/信号処理が必要とされる組み込み向けに最適です。すべてのHSプロセッサはシングル/デュアル/クアッドコアのコンフィグレーションが可能です。
ARC HS3xファミリーにはマルチコア対応のHS34、HS36、HS38プロセッサが含まれます。HS34が高性能キャッシュレス・プロセッサであるのに対し、HS36は最大64KBの命令キャッシュとデータ・キャッシュを搭載します。Linux上で動作するアプリケーション向けに最適化され、フル機能のメモリー管理ユニット（MMU）を搭載したHS38は、40ビットの物理アドレス空間と最大16メガバイトのページ・サイズをサポートし、設計者は1テラバイトのメモリーのアドレスを直接指定して、データ・アクセスの高速化とシステム性能の向上を実現できます。
ARC HS4x/HS4xDファミリーにはHS44、HS46、HS48、HS45D、HS47Dプロセッサが含まれ、1コアあたり最大6000 DMIPS（16FF·typical·condition）の性能を発揮するデュアルイシュー・スーパースカラ・アーキテクチャを実装しています。HS46とHS48には命令キャッシュとデータキャッシュ（それぞれ最大64KB）が搭載され、レベル1（L1）キャッシュ・コヒーレンシをサポートします。HS48には最大8メガバイトのレベル2（L2）キャッシュとフル機能のメモリー管理ユニット（MMU）が搭載され、対称型マルチプロセッシング（SMP）Linuxをサポートします。HS45DとHS47DはDSP向けに最適化された150以上の命令をサポートし、高性能な制御と効率性の高いデジタル信号処理の比類ない組み合わせを実現します。算術関数の実行を高速化するため、HS45D/HS47Dではハードウェア整数除算器、64ビット乗算命令、積和演算（MAC）、ベクトル加算、ベクトル減算の実装を設計者が選択できるようになっており、IEEE 754準拠浮動小数点ユニット（単精度/倍精度または両方）の対応もオプションになっています。ARC HS4xDプロセッサは超ローパワーのARC EMxDプロセッサと同じ命令セットを備えて互換性を確保しているため、両プロセッサ・ファミリー間のコードの移行が容易です。
各ARC HSプロセッサは高度にコンフィギュラブルで拡張性が高く、SoCのHSプロセッサ・インスタンスごとに性能、消費電力、面積のバランスを最適化できます。
ARC HSファミリーは、MetaWare Development Kit（ARCプロセッサ上の組み込みソフトウェアを開発/デバッグ/最適化するための完全なソリューション）およびMQXリアルタイム・オペレーティング・システム（RTOS）のほか、ARC Access Programを通じて業界をリードするベンダから提供されているサードパーティ・ツール、オペレーティング・システム、ミドルウェア製品群などのソフトウェア/ハードウェア開発ツールの着実な普及によって支えられています。
