DesignWare ARC HS 32ビット・プロセッサ・ファミリー

multi-core prcessor, 32-bit processors


「当社はSSDコントローラ向けに高性能、低消費電力のプロセッサを必要としていました…シノプシスのシリコン実証済みのARC HS38プロセッサはパフォーマンスに優れ、電力消費も競合プロセッサの半分に抑えられ、当社の要件を満たす最適なソリューションでした。」 ~ Starblaze Technology

組み込みに適した高性能

32ビット・プロセッサのDesignWare® ARC® HSファミリーはスケーラブルなARCv2命令セットアーキテクチャー(ISA)をベースに最大限のパフォーマンス効率を発揮するよう最適化されており(DMIPS/mWおよびDMIPS/mm2)、高速なデータ/信号処理が必要とされる組み込み向けに最適です。すべてのHSプロセッサはシングル/デュアル/クアッドコアのコンフィグレーションが可能です。

ARC HS3xファミリーにはマルチコア対応のHS34HS36HS38プロセッサが含まれます。HS34が高性能キャッシュレス・プロセッサであるのに対し、HS36は最大64KBの命令キャッシュとデータ・キャッシュを搭載します。Linux上で動作するアプリケーション向けに最適化され、フル機能のメモリー管理ユニット(MMU)を搭載したHS38は、40ビットの物理アドレス空間と最大16メガバイトのページ・サイズをサポートし、設計者は1テラバイトのメモリーのアドレスを直接指定して、データ・アクセスの高速化とシステム性能の向上を実現できます。

ARC HS4x/HS4xDファミリーにはHS44、HS46、HS48、HS45D、HS47Dプロセッサが含まれ、1コアあたり最大6000 DMIPS(16FF·typical·condition)の性能を発揮するデュアルイシュー・スーパースカラ・アーキテクチャを実装しています。HS46とHS48には命令キャッシュとデータキャッシュ(それぞれ最大64KB)が搭載され、レベル1(L1)キャッシュ・コヒーレンシをサポートします。HS48には最大8メガバイトのレベル2(L2)キャッシュとフル機能のメモリー管理ユニット(MMU)が搭載され、対称型マルチプロセッシング(SMP)Linuxをサポートします。HS45DとHS47DはDSP向けに最適化された150以上の命令をサポートし、高性能な制御と効率性の高いデジタル信号処理の比類ない組み合わせを実現します。算術関数の実行を高速化するため、HS45D/HS47Dではハードウェア整数除算器、64ビット乗算命令、積和演算(MAC)、ベクトル加算、ベクトル減算の実装を設計者が選択できるようになっており、IEEE 754準拠浮動小数点ユニット(単精度/倍精度または両方)の対応もオプションになっています。ARC HS4xDプロセッサは超ローパワーのARC EMxDプロセッサと同じ命令セットを備えて互換性を確保しているため、両プロセッサ・ファミリー間のコードの移行が容易です。

各ARC HSプロセッサは高度にコンフィギュラブルで拡張性が高く、SoCのHSプロセッサ・インスタンスごとに性能、消費電力、面積のバランスを最適化できます。

ARC HSファミリーは、MetaWare Development Kit(ARCプロセッサ上の組み込みソフトウェアを開発/デバッグ/最適化するための完全なソリューション)およびMQXリアルタイム・オペレーティング・システム(RTOS)のほか、ARC Access Programを通じて業界をリードするベンダから提供されているサードパーティ・ツール、オペレーティング・システム、ミドルウェア製品群などのソフトウェア/ハードウェア開発ツールの着実な普及によって支えられています。

PPA効率

ARCの利点:小面積、低消費電力で高性能を実現

ARCプロセッサ・コアはSoC組み込み用途として性能/消費電力/面積(PPA)の効率を最大限に発揮するよう最適化されています。ARCプロセッサは、当初から消費電力制約の厳しい組み込み用途向けとして設計され、命令とデータメモリーの同時アクセスにより高性能を実現するためのハーバード・アーキテクチャ、高い電力効率を実現する高速スカラー・パイプラインを実装しています。また、32bit RISCエンジンは16/32bit命令セットが混在するような組み込みシステムにおいても高いコード密度を実現します。

ARCの高度なコンフィギュアビリティと命令セット・アーキテクチャ(ISA)の拡張性は業界最高クラスのPPA効率に貢献します。設計者はハードウェア機能の追加・削減を行い、対象用途に最適なPPAを実現できるため、ゲートの無駄が生じません。また、ARCのユーザーはカスタム命令やハードウェア・アクセラレータ、密結合メモリーやペリフェラルを追加することができ、プロセッサ単体およびシステム全体の性能や消費電力効率を劇的に向上させることができます。

ARCプロセッサ向けに最適化された完全かつ検証済みの商用およびオープンソースのツール・チェーンは、SoC設計者が効率よくPPA目標を達成できるようなARCベースのシステム開発環境をご提供します。

コンフィギュアビリティ

ARCの利点:必要なハードウェアだけを実装しPPAの最適化

ARCプロセッサは高度にコンフィギュラブルであり、必要なハードウェアだけを実装することで、プロセッサ・インスタンスごとに性能、消費電力、面積を最適化することが可能です。ARChitectウィザードは以下のような構成やオプションをドラッグ-アンド-ドロップで変更可能です。

  • 命令、プログラム・カウンタ/ループ・カウンタ幅
  • レジスタ・ファイル・サイズ
  • タイマー、リセット、割り込み
  • バイト・オーダリング
  • メモリーの種類、サイズ、分割、ベース・アドレス
  • 電力管理、クロック・ゲーティング
  • ポート、バス・プロトコル
  • 乗算器、除算器などのハードウェア機能
  • メモリー保護ユニット(MPU)、浮動小数点ユニット(FPU)、リアル・タイム・トレース(RTT)などのライセンス取得可能なコンポーネント
  • 命令の追加/削除

拡張性

ARCの利点:ユーザー定義命令の追加によるコード実行の加速と低消費電力の実現

ARC Processor EXtension(APEX)テクノロジにより、ARCユーザーは容易にカスタム・ハードウェアを追加し、劇的な性能改善や消費電力の低減を実現することができます。ARCプロセッサには以下の拡張性があります。

  • ユーザー定義命令
  • ユーザーによるハードウェアの追加(Verilog RTLなど)
  • コア・レジスタ
  • 補助レジスタ
  • コンディションステータスコード
  • メモリマップドブロックと密結合ペリフェラル

ARCプロセッサ拡張により性能、消費電力、面積を劇的に向上させることができます。たとえば、ユーザー定義命令はソフトウェアの実行を高速化し、同一コードの実行に必要なサイクル数を大幅に削減することによりクロック周波数を下げ、エネルギー消費を低減することができます(または同じエネルギーでより多くの処理を実行できます)。コードサイズとメモリー容量の削減にも寄与し、コストと消費電力をさらに削減することができます。

また、APEXインターフェイスは密結合メモリーやペリフェラルを追加することができ、追加バス・インフラストラクチャが不要になります。"bus-less"設計により面積とレイテンシーをさらに削減し、コスト削減とシステムレベルの性能向上を実現します。