DesignWare ARC EMプロセッサ・ファミリー

エンベデッドアプリケーションのための無比のパフォーマンス効率

DesignWare® ARC® EMファミリー・エンベデッドプロセッサは、スケーラブルなARCv2命令セット・アーキテクチャ(ISA)をベースにエネルギー/パフォーマンス効率(DMIPS/mW および DMIPS/mm2)のため最適化されています。ARC EMファミリーはEM4(キャッシュレス)とEM6(命令およびデータキャッシュ付き)プロセッサコアを含み、低消費電力・省面積が要求される組み込み用途向けに設計されました。ARC EMファミリーは、最小限の面積と消費電力で業界をリードする最大1.81 DMIPS/MHzのパフォーマンス効率を実現します。

ARC EM DSPファミリーは、ARC EM5D、EM7D、EM9D、EM11Dプロセッサを有しており、超低消費電力を求められる組み込みDSP用途に特化してデザインされています。EM DSPプロセッサは100以上の最適化されたDSP命令を面積/コード効率の高いリアルタイムARCv2 RISC ISAに追加した、拡張ARCv2DSP ISAをベースにしています。このプロセッサは電力効率の高い、統合された32x32 MUL/MACユニットを搭載し、固定小数点のDSP演算、ベクトル演算、SIMD(単一命令多重データ処理)演算をサポートしています。新しいISAには、基本的な飽和演算、ベクトル・アンパック、アキュムレータといった各種のDSP命令/演算や、さまざまな積和演算のサポートが含まれます。

ARC EM Safety Island IPは、安全性が重視されるアプリケーションの開発を簡素化し、短期間で車載SoCのISO 26262認証を取得できるようにする、デュアルコア・ロックステップ方式のプロセッサ・ファミリーです。このプロセッサ・ファミリーには、セルフチェック・セーフティ・モニタのほか、誤り訂正符号(ECC)やプログラム可能なウォッチドッグ・タイマーなど、システム障害やランタイム障害を検出するための安全機能が組み込まれたASIL D認証取得のARC EM4SI/EM5DSIプロセッサが含まれます。ARC EM Safety Islandは、チップやシステムのレベルでのISO 26262 ASIL Dへの準拠を容易にする故障モード、影響診断解析(FMEDA)レポートなどの包括的な安全関連文書により補完されています。

各EMプロセッサは高度にコンフィギュラブルで拡張性が高く、コアを実装する際に性能、コード密度、面積、消費電力の組み合わせを個別のタスクやアプリケーションに応じて最適化できます。さらに、ARC Processor Extensions(APEX)テクノロジを活用することにより、設計者はユーザー定義命令を作成できるため、消費電力とメモリー容量を削減しつつ固有アプリケーションに必要な性能を高めるために、カスタム・ハードウェア・アクセラレータを統合することが可能です。

EMファミリーは、早期ソフトウェア開発のための使いやすくローコストなARC EM Starter Kit、MQXリアルタイムOS(RTOS)、サードパーティ・ツール製品群、ARC Access Programによる業界をリードするベンダーのオペレーティング・システムやミドルウェア、およびembARCオープン・ソフトウェア・プラットフォームを通じて利用可能な、包括的な無料オープンソース・ソフトウェアなどの堅牢なソフトウェア/ハードウェア開発ツール環境によりサポートされています。

embedded applications, low power applications

embedded applications, low power applications

PPA効率

ARCの利点:小面積、低消費電力で高性能を実現

ARCプロセッサ・コアはSoC組み込み用途として性能/消費電力/面積(PPA)の効率を最大限に発揮するよう最適化されています。ARCプロセッサは、当初から消費電力制約の厳しい組み込み用途向けとして設計され、命令とデータの同時メモリー・アクセスに耐えうる高性能を実現するためのハーバード・アーキテクチャ、高い電力効率を実現する高速スカラー・パイプラインを実装しています。また、32bit RISCエンジンは16/32bit命令セットが混在するような組み込みシステムにおいても高いコード密度を実現します。

ARCの高度なコンフィギュアビリティと命令セット・アーキテクチャ(ISA)の拡張性は業界最高クラスのPPA効率に貢献します。設計者はハードウェア機能の追加・削減を行い、対象用途に最適なPPAを実現するため、ゲートの無駄が生じません。また、ARCのユーザーはカスタム命令やハードウェア・アクセラレータ、密結合メモリーやペリフェラルを追加することができ、プロセッサ単体およびシステム全体の性能や消費電力効率を劇的に向上させることができます。

ARCプロセッサ向けに最適化された完全かつ検証済みの商用およびオープンソースのツール・チェーンにより、SoC設計者が効率よくPPA目標を達成できるようなARCベースのシステム開発環境をご提供します。

コンフィギュアビリティ

ARCの利点:PPA最適化された、必要なハードウェアだけを実装

ARCプロセッサは高度にコンフィギュラブルであり、必要なハードウェアだけを実装することで、プロセッサ・インスタンスごとに性能、消費電力、面積を最適化することが可能です。ARChitectウィザードは以下のような構成やオプションをドラッグ-アンド-ドロップで変更可能です。

  • 命令、プログラム・カウンタ/ループ・カウンタ幅
  • レジスタ・ファイル・サイズ
  • タイマー、リセット、割り込み
  • バイト・オーダリング
  • メモリーの種類、サイズ、分割、ベース・アドレス
  • 電力管理、クロック・ゲーティング
  • ポート、バス・プロトコル
  • 乗算器、除算器などのハードウェア機能
  • メモリー保護ユニット(MPU)、浮動小数点ユニット(FPU)、リアル・タイム・トレース(RTT)などのライセンス取得可能なコンポーネント
  • 命令の追加/削除

拡張性

ARCの利点:ユーザー定義命令の追加によるコード実行の加速と低消費電力の実現

ARC Processor EXtension(APEX)テクノロジにより、ARCユーザーは容易にカスタム・ハードウェアを追加し、劇的な性能改善や消費電力の低減を実現することができます。ARCプロセッサには以下の拡張性があります。

  • ユーザー定義命令
  • ユーザーによるハードウェアの追加(Verilog RTLなど)
  • コア・レジスタ
  • 補助レジスタ
  • 条件、ステータス・コード
  • ブロックのメモリ・マッピング、ペリフェラルの密結合

ARCプロセッサ拡張により性能、消費電力、面積を劇的に向上させることができます。たとえば、ユーザー定義命令はソフトウェアの実行を高速化し、同一コードの実行に必要なサイクル数を大幅に削減することによりクロック周波数を下げ、エネルギー消費を低減することができます(または同じエネルギーでより多くの処理を実行できます)。コードサイズとメモリー容量の削減にも寄与し、コストと消費電力をさらに削減することができます。

embedded applications, low power applications

また、APEXインターフェイスは密結合メモリーやペリフェラルを追加することができ、追加バス・インフラストラクチャが不要になります。"bus-less"設計により面積とレイテンシーをさらに削減し、コスト削減とシステムレベルの性能向上を実現します。