DesignWare ARC 700プロセッサコア・ファミリ


シノプシスのDesignWare® ARC® 700ファミリーは、高性能と低電力消費が要求される高度な組み込みやDSPタスク向けに最適な32ビットRISCプロセッサコアです。幅広いプロセシングのニーズのためDesignWare ARC 700 familyはコンフィギュアラブルなI-cache と D-cacheのみならずインストラクションとデータのためシングルサイクルClosely Coupled Memories (CCMs)などのフレキシブルなメモリオプションが含まれます。

DesignWare ARC 700ファミリーにはARC 710D、ARC 725D、ARC 770Dプロセッサが含まれます。これらのプロセッサは高度にコンフィギュラブルであり、インスタンスごとに調整して性能、消費電力、面積の最適なバランスを実現することができるため、SoC設計者は対象用途に応じてプロセッサを最適化することが可能です。また、ARC 700プロセッサは拡張性が高く、設計者が固有のカスタム命令を追加して性能を大幅に向上させることができます。

オプションのDSPおよび浮動小数点ユニット(FPU)の機能を使用して、1個のホスト・アプリケーション・プロセッサで幅広い処理要件に対応できます。1個のプロセッサを使用して、デザインの簡素化、シリコン面積の削減、チップ・デバッグの高速化を実現します。

DesignWare ARCプロセッサコアは、ARC Access Program加盟企業を含む業界をリードするベンダーから提供されている、豊富なサードパーティ製ツール、オペレーティング・システム、ミドルウェアでサポートされています。

PPA効率

ARCの利点:小面積、低消費電力で高性能を実現

ARCプロセッサ・コアはSoC組み込み用途として性能/消費電力/面積(PPA)の効率を最大限に発揮するよう最適化されています。ARCプロセッサは、当初から消費電力制約の厳しい組み込み用途向けとして設計され、命令とデータの同時メモリー・アクセスに耐えうる高性能を実現するためのハーバード・アーキテクチャ、高い電力効率を実現する高速スカラー・パイプラインを実装しています。また、32bit RISCエンジンは16/32bit命令セットが混在するような組み込みシステムにおいても高いコード密度を実現します。

ARCの高度なコンフィギュアビリティと命令セット・アーキテクチャ(ISA)の拡張性は業界最高クラスのPPA効率に貢献します。設計者はハードウェア機能の追加・削減を行い、対象用途に最適なPPAを実現するため、ゲートの無駄が生じません。また、ARCのユーザーはカスタム命令やハードウェア・アクセラレータ、密結合メモリーやペリフェラルを追加することができ、プロセッサ単体およびシステム全体の性能や消費電力効率を劇的に向上させることができます。

ARCプロセッサ向けに最適化された完全かつ検証済みの商用およびオープンソースのツール・チェーンにより、SoC設計者が効率よくPPA目標を達成できるようなARCベースのシステム開発環境をご提供します。

コンフィギュアビリティ

ARCの利点:PPA最適化された、必要なハードウェアだけを実装

ARCプロセッサは高度にコンフィギュラブルであり、必要なハードウェアだけを実装することで、プロセッサ・インスタンスごとに性能、消費電力、面積を最適化することが可能です。ARChitectウィザードは以下のような構成やオプションをドラッグ-アンド-ドロップで変更可能です。

  • 命令、プログラム・カウンタ/ループ・カウンタ幅
  • レジスタ・ファイル・サイズ
  • タイマー、リセット、割り込み
  • バイト・オーダリング
  • メモリーの種類、サイズ、分割、ベース・アドレス
  • 電力管理、クロック・ゲーティング
  • ポート、バス・プロトコル
  • 乗算器、除算器などのハードウェア機能
  • メモリー保護ユニット(MPU)、浮動小数点ユニット(FPU)、リアル・タイム・トレース(RTT)などのライセンス取得可能なコンポーネント
  • 命令の追加/削除

拡張性

ARCの利点:ユーザー定義命令の追加によるコード実行の加速と低消費電力の実現

ARC Processor EXtension(APEX)テクノロジにより、ARCユーザーは容易にカスタム・ハードウェアを追加し、劇的な性能改善や消費電力の低減を実現することができます。ARCプロセッサには以下の拡張性があります。

  • ユーザー定義命令
  • ユーザーによるハードウェアの追加(Verilog RTLなど)
  • コア・レジスタ
  • 補助レジスタ
  • 条件、ステータス・コード
  • ブロックのメモリ・マッピング、ペリフェラルの密結合

ARCプロセッサ拡張により性能、消費電力、面積を劇的に向上させることができます。たとえば、ユーザー定義命令はソフトウェアの実行を高速化し、同一コードの実行に必要なサイクル数を大幅に削減することによりクロック周波数を下げ、エネルギー消費を低減することができます(または同じエネルギーでより多くの処理を実行できます)。コードサイズとメモリー容量の削減にも寄与し、コストと消費電力をさらに削減することができます。

また、APEXインターフェイスは密結合メモリーやペリフェラルを追加することができ、追加バス・インフラストラクチャが不要になります。"bus-less"設計により面積とレイテンシーをさらに削減し、コスト削減とシステムレベルの性能向上を実現します。