zFAST  

 

Synopsys 基于 FPGA 的 ZeBu 仿真器有望达到极高的执行速度,可验证需要数十亿执行周期的系统级情境。 对于大型 ASIC 设计,用于硬件仿真的 RTL 综合的关键是快速制作便于硬件仿真且便于调试的网表。zFAST(ZeBu 快速综合)是 Synopsys 的一款 Xilinx® Virtex® FPGA 综合工具,专为配合 ZeBu 仿真器使用而设计,支持 SystemVerilog、Verilog、VHDL 和混合语言设计。zFAST 完全集成在 Synopsys 工具集中,并通过提供极快的并行和增量综合来增强 ZeBu 硬件仿真,支持不可综合语言结构和存储器推断,从而实现更强的调试能力。

功能

  • 比传统的综合工具快 10 到 20 倍
  • 支持全面和模块综合模式、并行和增量综合
  • 支持 SystemVerilog、Verilog、VHDL 和混合语言设计
  • 支持用户定义的基元 (UDP)、自动存储器推断和 Synopsys DesignWare® 基础库组件
  • 增强型调试,支持综合 SystemVerilog 断言 (SVA);RTL 名称保存;推断存储器的预加载、读取和写入支持
  • FPGA 和仿真器资源的有效利用
  • 传统 FPGA 综合的可比面积(-10% 到 +25%)
  • 与传统 FPGA 综合相当的硬件仿真速度
  • 与 ZeBu 编译器和运行环境全面集成
  • 与传统 FPGA 综合工具可互操作

另请参阅

产品:ZeBu Debug

产品:ZEMI-3

产品:ZeBu-Server



NewsArticlesBlogsSuccess StoriesWhite PapersVideosTraining Courses