Verification Compiler 

全面、一流,本地整合功能验证平台 

概述
Verification Compiler™ 平台是Synopsys的本地整合的下一代先进的SoC设计的功能验证的解决方案。Verification Compiler平台提供:

  • 为所有仿真流程提供了全面支持,包括原生的低功耗、X 传播、规划、覆盖率和执行管理。
  • 支持行业领先的Synopsys SoC 调试流程,包括低功耗验证和 HW/SW 调试以及反向的交互调试。
  • 提供了引人注目的集成功能,Synopsys的VC VIP和Synopsys仿真与调试流程,性能提升 2 到3 倍,工作效率提升 3 倍。

Verification Compiler 数据手册

主要优点

下一代技术
  • 先进的形式验证
  • 基于UVM,SystemVerilog VIP
  • 高性能,高容量的原生集成X-propagation和原生低功耗仿真r
  • 验证规划,覆盖率分析和管理
  • 高级多领域调试
通过原生集成使性能提升 2 到 3 倍
  • 跨动态仿真、调试和形式验证的统一编译
  • 通过集成的原生低功耗仿真和低功耗 调试实现完整的低功耗验证
  • 采用 Certitude® 技术的在仿真中原生测试平台质量分析器
  • 原生集成的仿真-调试流程,可使存储速度提高 3倍,数据库大小精简到原来的 1/3

图1:Verification Compiler 平台
图1:Verification Compiler 平台

关键技术

下一代形式验证
  • 下一代模型检查和属性检查
  • 形式 SoC 连接检查
  • C 至 RTL 事务等效性检查
  • RTL 至 RTL 时序等效性检查
调试
  • 基于行业领先的 Verdi™调试环境的高级SoC调试
  • 低功耗、HW/SW、高级混合信号 (AMS) 和交互式调试(图 2)
  • 事务级调试和协议分析器
  • 高级覆盖率计划管理、分析和排除管理器
  • 可扩展的VC应用
仿真
  • 具有最强大性能和功能的仿真
  • 行业内最广泛的信任和部署仿真解决方案
  • 原生低功耗
  • X 传播
VIP
  • 完备的,对各种协议的支持持续增加
  • 下一代SystemVerilog架构的VIP
  • 测试向量集
覆盖率
  • RTL、门级和 C/C++ 故障注入
  • 高级覆盖率分析、规划和执行管理
  • 所有覆盖率分析相关功能原生集成在Verdi环境里

图 2:交互式测试平台调试
图 2:交互式测试平台调试

关键集成

仿真与调试集成
  • 统一编译:一致编译行为,编译开销降低 35%,调试模式仿真的速度提高两倍
  • 原生的 Siloti®、增量 KDB、通过 Verdi® 进行覆盖率分析、AMS 集成
仿真形式/覆盖率集成
  • 跨引擎统一编译实现对语法语义支持的一致并降低编译开销
  • 形式覆盖率收敛:统一设置、覆盖率数据库和报告
  • 对不可达性的分析和排除执行自动化
  • Native Certitude :简化的单一步骤使用模型、相同语言集支持、无缝支持所有仿真技术以及优化运行时性能
  • 以及使用多故障仿真的故障转播。
仿真与 VIP 集成
  • 高性能 VIP 模型:优化的约束和代码以实现最佳仿真性能;优化的调试功能
  • 对仿真技术的内置支持:预编译 IP、验证计划和覆盖率收敛
  • 内置执行管理器支持和覆盖率收敛
形式 ,VIP 和覆盖率集成
  • 形式引擎与 Certitude 集成

图 3. 下一代静态和形式验证
图 3. 下一代静态和形式验证

图 4:并行验证使工作效率提高了 2 倍
图 4:并行验证使工作效率提高了 2 倍



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideosTraining Courses