VCS 

领先的 SoC 设计团队的功能验证选择 

概览
当今,业界领先的设计人员在从事最先进的设计工作时为其验证环境选择 Synopsys VCS© 功能验证解决方案。 实际上,绝大多数的 32nm 及以下制程的设计均采用 VCS 进行验证。 全球顶尖的 20 家半导体公司大多采用 VCS 作为其主要验证解决方案,VCS 可提供高性能仿真引擎、约束条件解算器引擎、Native Testbench (NTB) 支持、广泛的 SystemVerilog 支持、验证规划、覆盖率分析和收敛以及完整的调试环境。

VCS 持续地引领众多业内首推的创新技术,现已为应对当前 SoC 的挑战和复杂性做好充足准备。 VCS 可提供约束随机测试平台、SoC 优化编译流程、覆盖率、断言、规划和管理等特性,灵活性和功能性兼具,这些对当前 SoC 设计和验证团队的成功至关重要。

VCS 数据手册

VCS 可提供业内领先的性能和容量,同时支持一整套先进的调试、缺陷查找、覆盖率、验证规划和断言技术。其调试技术可以理解验证方法学,并提供了对随机约束的调试。 VCS 的多核技术可在多台多核机器上并行运行设计、测试平台、断言和调试功能,将验证速度提高 2 倍,缩短验证时间(请参见图 1)。 VCS 的分区编译 (Partition Compile) 流程仅重新编译被修改的代码,缩短用户的迭代编译周期多达 10 倍。 VCS 还提供一整套全面诊断工具,包括仿真内存消耗和仿真时间解析、交互式约束调试、智能记录等,帮助用户快速分析问题。 VCS 支持原生的低功耗仿真和 UPF 格式 ,在既有的完整的调试手段和高性能仿真的基础之上,可提供创新的电压感知验证技术,定位现代低功耗设计中的缺陷。 VCS 具有内置调试和可视化环境,支持所有流行设计和验证语言,包括 Verilog、VHDL、SystemVerilog、OpenVera™、SystemC™ 以及 VMM、OVM 和 UVM™ 等方法学,可帮助用户交付优质的设计。


图 1: 多核支持

高性能、全功能的原生测试平台 (Native Testbench) 和行业领先的 Systemverilog 支持
VCS 的原生测试平台 (NTB) 技术可为全功能的 SystemVerilog 和 OpenVera 测试平台提供嵌入式原生编译支持,包括面向对象、约束随机激励和功能性覆盖等功能。 VCS 业界领先的高性能约束求解技术由多个求解引擎提供支持,可同步分析所有用户指定的约束条件,快速生成用于验证极端行为的优质随机激励。 约束求解引擎针对用户约束寻找解决方案(如果存在),最大限度地减少约束冲突,提高验证效率。

VCS 通过 Echo 约束收敛技术进一步拓展其功能。 Echo 自动生成激励,有效覆盖测试平台约束空间,大幅减少验证大量功能场景所需的人力。 Echo 十分适用于所有采用带随机约束的 SystemVerilog 测试平台的团队。

VCS 另提供一套功能丰富的引擎,用于缩短迭代编译时间和运行时间,包括以 IP 集成为目标的 IP 预编译支持;分区编译,用于隔离开发周期内未改动部分的测试平台;动态重新配置,针对某一目标进行编译并在运行时选择所调用的模型;保存和恢复功能,用于保存通用状态,并将其应用于后续运行,缩短仿真时间。 这些工具相结合,可提供一套最全面的解决方案,最大限度地提高仿真效率,缩短迭代时间。

多核支持
VCS 的多核技术可以帮助用户缩短仿真运行时间长的测例的验证时间。 其提供两个强大的使用模型:设计级并行 (DLP) 和应用级并行 (ALP)。 DLP 支持用户能够同时仿真一个芯核的多个实例,一个大型设计的几个部分,或这二者的组合。 ALP 可让用户在多个处理器核上同时运行测试平台、断言、覆盖率和调试功能。 DLP 与 ALP 相结合能够优化 VCS 在多核 CPU 上的性能。 VCS 的多核技术还支持设计级自动分区、FSDB 波形文件并行保存、SAIF 文件并行保存。

全面覆盖
VCS 提供高性能嵌入式覆盖技术,用于衡量验证完整性。 全面覆盖包括代码覆盖、功能性覆盖、断言覆盖和用户定义的指标。 统一覆盖功能在一个通用数据库中汇集所有方面的覆盖率,从而支持强大的查询功能和好用的统一报告生成功能。 统一覆盖数据库可将合并时间缩短 2 倍至 5 倍,磁盘空间占用减少 2 倍,这对大型回归测试环境至关重要(参见图 2)。


图 2: 统一覆盖

全面断言技术
VCS 中原生的断言技术有助于部署可验证设计 (DVF) 技术。 对 SystemVerilog 和 OpenVera 断言的嵌入式支持让设计人员能够轻松采用 DFV,迅速找到更多缺陷。 一个丰富的断言检查工具库和一个独特的断言 IP 库使团队间的断言部署更加轻松,并能提高验证质量。 这些断言可用于仿真和形式属性验证环境。

高级调试和可视化环境
VCS 包含 Discovery 可视化环境 (DVE),这是一种高级的全功能调试和可视化环境(参见图 3)。 DVE 的架构设计专用于与 VCS 中所有的高级缺陷查找技术搭配使用,具有与 Synopsys 的其他图形分析工具相同的外观。 除直观的拖放或菜单和图标驱动环境外,在DVE 中可以轻松访问到设计和验证数据。


图 3: Discovery 可视化环境 (DVE)

DVE 里无缝集成了事务级调试,用户在列表视图和波形视图中都能进行事务的分析和调试。 其调试功能包括:追踪驱动、波形比较、电路原理图视图、路径原理图、支持高效的 Synopsys 压缩 VCD+ 二进制波形存储格式。 此外,还能提供出色的混合 HDL(SystemVerilog、VHDL 和 Verilog)和 SystemC/C++ 语言调试窗口,还有下一代断言跟踪功能,对于需要手动追踪的断言相关的信号和序列,可以自动化地完成。DVE 还可通过几项关键功能提供强大的 SystemVerilog 测试平台调试能力(包括 UVM、VMM 和 UVM 方法),比如能够识别方法学的调试窗格、对象和组件层次浏览器、详细的约束调试和约束冲突解决功能(参见图 4)。


图 4: DVE 识别方法学窗格

提供 TCL 支持,用于交互或批处理控制和皮肤/菜单定制。 统一命令语言的支持可提供一套适合所有工具、语言和环境的通用命令,简化在交叉设计团队中新技术的部署。

VCS 规划和管理包
VCS 为指标驱动的验证提供一个可扩展的规划、管理和分析集成包。 通过采用中央数据库和通用规划格式,VCS 规划和管理包可发挥类似项目的“GPS”的作用:跟踪覆盖率和测试数据,将结果与项目目标和资源相关联,以便让团队知道目前在验证流程中所处的阶段以及资源配置的去向。

VCS 还提供一个计划撰写和管理工具 - 验证计划器(Verification Planner),此工具可导入计划,并在计划上反标覆盖率指标和跟踪统计数据。 验证计划器已与 Discovery 可视化环境 (DVE) Coverage GUI 完全集成,支持拖放式风格对计划进行编辑。 DVE Coverage GUI为用户提供结构、断言和功能性覆盖情况的视图。 验证计划器的计划格式与 VCS 符合 UVM 标准的 RALGEN 程序以及我们的 Discovery VIP 内置覆盖率计划兼容,用户能够将寄存器和协议验证无缝集成到整个验证计划中。 验证计划器强大的生态系统使 VCS 用户能够在各种工具中快速跟踪项目进展。

VCS 还提供一个被称为执行管理器 (Execution Manager) 的完整的管理解决方案,可帮助平衡工具与技术的使用,促进项目完成。 执行管理器有一个基于 Web 的用户界面,可提供测试筛选、即时可见性、实时回归监控、调试分流和回归测试趋势图表。 执行管理器提供一个可扩展的基础架构,允许集成本地脚本,无需手工维护。 通过这一流程,执行管理器可提供灵活的基础架构自动管理,缩短覆盖完成时间,增强不同地区的团队协调工作和准确估计进度的能力。

最后,VCS 强大的统一报告生成器 (URG) 支持覆盖率数据的快速分级、合并、测试关联和筛选。 URG 还让用户能够利用一段时间内的计划数据创建详细的趋势分析报告。 URG 和 DVE 采用通用数据库格式,客户可选择以 HTML报告的形式在交互或统计方式下查看数据。 这种综合处理手段还支持诸如自适应排除这样的复杂分析方法。 URG 是目前市面上功能最强大的报告管理与分析引擎。

总之,完整的 VCS 验证规划和管理包让客户能够计划、分析和管理覆盖率及验证项目数据,高效地推动项目完工。 此套综合的解决方案深度集成于 UVM、Discovery VIP 和低功耗流程中,是业内最稳健的可扩展流程(参见图 5)。


图 5: 与计划器主窗格同步的 DVE Coverage GUI 详情窗格

支持 Accellera UVM、VMM 和 OVM
对 VMM、OVM 2.1.1 和 Accellera UVM 等方法学的支持使 VCS 功能强大的测试平台引擎更臻完美。 借助这些方法学,用户可吸取行业最佳实践经验,从 VCS 中获得最佳结果。 另外,VMM 方法学还提供许多应用,如寄存器抽象层 (RAL) 等,可减少创建强大的验证环境所花费的时间。

VCS 对 Accellera UVM 的支持还包括可使用 VMM/UVM 互操作性工具包,其可支持在 UVM 下使用 VMM,反之亦可。 VCS 还为 UVM、VMM 和寄存器抽象层提供一套丰富的模板生成器,为 TLM 自动连接提供外壳 (wrapper)。 所有方法学应用、详细的参考手册和示例随 VCS 解决方案一起提供。

诊断工具
VCS 提供一套广泛的诊断工具,帮助客户迅速解决问题。 从性能解析功能到与 DVE 集成的智能记录功能,VCS 诊断工具套件可帮助工程师节省时间(参见图 6)。 目前已经支持运行状态下的故障诊断、回路报告、时间精度分析、选项总结和完整性检查,更多的功能已经被列入计划。 当问题发生时,VCS 诊断工具套件可缩短迭代时间。


图 6: DVE 中的智能记录

原生的低功耗仿真
MVSIM 原生的低功耗 (LP) 仿真可为 VCS 提供全面的原生低功耗验证和调试功能。 VCS 原生的低功耗仿真功能允许 VCS 直接读取 UPF 低功耗设计意图,从而维护 VCS 的易用性以及在低功耗设计中的使用。与非低功耗 VCS 仿真相比,性能和容量上的影响很小,通过支持 DVE 中的高级低功耗特性轻松完成低功耗调试,并为方法学驱动的验证流程提供出色的低功耗断言和覆盖率支持(参见图 7)。


图 7: VCS 原生的低功耗仿真

Synopsys 验证 IP
Discovery™ 验证 IP (VIP) 特殊的架构设计从容应对验证当前高度精密、复杂的总线协议带来的挑战。 Discovery VIP 以经过实证的 VIPER 架构为基础,完全 使用 SystemVerilog 编写,自然地支持 UVM、VMM 和 OVM。 其包括内嵌的覆盖率、测试序列以及与 VCS 覆盖率 IDE 和验证计划流程配合使用的完整的覆盖率计划。 Discovery VIP 可提供更快的搭建时间、更高的性能、更优的调试手段和更短的完成覆盖时间,是验证最复杂的协议和 SoC 设计的理想选择。 Synopsys 的验证 IP 为 VCS 的性能、容量、调试和覆盖特性带来进一步的优化。

如需更多有关 VCS 的信息,请访问: http://www.synopsys.com/VCS

如需更多有关 Synopsys 验证 IP 的信息,请访问: http://www.synopsys.com/VIP



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideosTraining Courses