VCS AMS 

混合信号验证解决方案 

概述
由于不断增长的模拟内容、高级模拟数字接口以及安全可靠性方面更高的要求,混合信号系统级芯片 (SoC) 设计的复杂性迅速提高。这使得高级验证方法和技术的需求日益迫切。Synopsys 的 VCS® AMS 混合信号验证解决方案包含了 VCS 功能验证和 CustomSim™ FastSPICE 仿真器,可实现高级功能和低功耗验证技术,并具有行业最佳的性能和功能,可加快混合信号 SoC 回归测试速度。

VCS AMS 数据手册

简介
VCS AMS 混合信号验证解决方案提供了行业最佳的性能和功能,可加快混合信号 SoC 回归测试速度。通过原生集成功能性和低功耗验证的高级技术,再结合对成熟 UVM 方法的模拟扩展,VCS AMS 可快速开发覆盖率驱动、随机约束测试平台,此类平台可跨计算服务器群并行运行,从而降低回归测试的总体成本。

图 1:VCS AMS
图 1:VCS AMS

性能
VCS AMS 受益于高性能模拟和数字仿真引擎的专有集成。其他混合信号验证解决方案因为模拟仿真引擎速度慢而性能低下,因此必须依赖行为建模进行改善,而 VCS AMS 集成了 CustomSim 的 FastSPICE 引擎,可提供行业最佳的性能以及晶体管级精度。

多核技术
通过在 FastSPICE 引擎中支持多核仿真技术,VCS AMS 提供了更高的验证吞吐量,从而实现可扩展的混合信号回归测试以及晶体管级精度(参见图 2)。

图 2:VCS AMS 多核性能改善示例
图 2:VCS AMS 多核性能改善示例

灵活性
由于不同的混合信号设计应用要求不同的 SPICE 网表、RTL 和行为模型配置,因此支持的语言和拓扑的灵活性对于混合信号验证解决方案至关重要。随着设计和验证流程的推进,所需的精度有所不同,因此解决方案应该可在 SPICE 级表示与更抽象的级别之间进行配置(例如 Verilog-AMS 或实数建模)。VCS AMS 提供了通用的使用模型,可实现抽象级与设计层次的任何混合,语言方面支持 SystemVerilog、Verilog、VHDL、Verilog-AMS 和 SPICE(参见图 3)。通过 SPF、DSPF 和 SPEF 格式支持版图后仿真。

图 3:VCS AMS 支持的建模语言和格式
图 3:VCS AMS 支持的建模语言和格式

VCS AMS 不仅在顶级配置上提供模拟、数字或混合信号,而且为这些配置提供了任意数量的层次级别,由此全面实现复杂的设计架构。

提高工作效率
对于如今的混合信号 SoC 设计,实现上市时间目标是一个关键的驱动因素。高效率的混合信号验证解决方案的关键要求包括:易于使用,并且在早期检测出由于复杂的模块连接或模拟-数字接口导致的设计错误。VCS AMS 提供以下功能,可最大程度地节约设置时间,找出连接错误并提高验证效率:
  • 简单设置:凭借网表驱动流程的支持,使混合信号配置和设置最小化
  • 自动插入模拟-数字接口元素:通过参数优化(方向、电源电压、阻抗、强度)自动插入正确的接口元素,以避免收敛或精度问题
  • 诊断报告:自动生成关于接口元素、连接、端口映射和设计层次的报告,以便在仿真过程中实现对设计连接错误的调试
  • 保存和恢复:在之前已保存的状态上恢复仿真,从而实现更快的回归测试吞吐量

用于电源管理的原生电路检查
很多 SoC 设计故障都是在混合信号接口上发生的,因此在芯片级上验证未违反电气设计规则以及准确匹配电源域是至关重要的。VCS AMS 提供了一套全面的静态和动态原生检查,可快速找出违反电气规则的问题以及电源管理设计错误(参见图 4)。利用这一技术,混合信号设计师可在 SoC 级上找出诸如电平转换器缺失、漏电路径或上电检查等违规情况,并在流片前避免设计错误。

图 4:VCS AMS 原生电路检查可实现 ERC 和低功耗诊断
图 4:VCS AMS 原生电路检查可实现 ERC 和低功耗诊断

低功耗验证
VCS AMS 通过对混合信号扩展 VCS 原生低功耗 (NLP) 技术(支持 UPF),提供全面的混合信号低功耗验证解决方案。在传递数字与模拟之间的电压电平时,接口元素会自动插入以便准确建立功耗设计意图模型(参见图 5)。通过此方法可自动执行繁琐且容易出错的流程,并提供系统级的低功耗解决方案。

图 5:VCS AMS 通过传递合适的电源电平以及相应调整接口元素,
 
将 NLP 扩展至混合信号
图 5:VCS AMS 通过传递合适的电源电平以及相应调整接口元素,将 NLP 扩展至混合信号

高级混合信号行为建模
VCS AMS 支持 Verilog-AMS 和实数建模(real、wreal 和 SystemVerilog nettype),由此为高级行为建模提供了广泛的解决方案。Verilog-AMS 是混合信号空间中引入的第一种语言,旨在合理地权衡精度和速度。但是,该语言存在的一些局限使其难以采用,尤其是对现代 SoC 而言:建模不正确导致收敛问题或性能低下,必须对照这些模型的 SPICE 对应版本进行校准。

实数建模(real、wreal)代表了第二代行为建模。这种方法使用离散仿真的实际数值对数字域中的模拟行为建模。最终结果是仿真速度大大提升,但是精度有所下降。另外,实数建模目前还存在一些语言限制:不支持可容纳一个或多个数值和用户自定义的分辨率函数的用户定义类型,而且电流与电压之间没有实际关联。

为了应对当前行为建模方法中的限制(参见图 6),VCS AMS 引入了基于 SystemVerilog 的下一代实数建模。

图 6:指向 SystemVerilog nettype 的 Verilog-AMS 和实数建模
图 6:指向 SystemVerilog nettype 的 Verilog-AMS 和实数建模

SystemVerilog nettype 为现代混合信号 SoC 验证在建模方面带来了显著改善:
  • 可容纳一个或多个实际数值的用户定义类型
  • 用户自定义的分辨率函数
  • 基于连接的互联类型动态选择
  • 建模灵活性

SystemVerilog nettype 提供了性能高、范围广的建模功能,可加快验证并提高精度。

AMS 测试平台
Synopsys 的 AMS 测试平台扩展了基于 SystemVerilog 的成熟 UVM 方法,使混合信号设计师能够:
  • 集成具有多种抽象级的参考模型
  • 在模拟节点上引入断言和检查工具
  • 对模拟节点进行抽样以监控传入流量
  • 对驱动模拟节点引入随机约束验证
  • 引入模拟覆盖率
  • 在混合信号背景下引入验证规划和回归管理

通过 AMS 测试平台,可利用作为数字验证中标准做法的验证技术,快速开发强大的随机约束、覆盖率驱动的测试平台,用于混合信号的回归测试(参见图 7)。

图 7:用于模拟 IP 的 AMS 测试平台
图 7:用于模拟 IP 的 AMS 测试平台

调试环境
VCS AMS 受 Synopsys 调试环境支持(参见图 8)。Galaxy Custom Designer® SE 仿真和分析环境 (SAE) 提供了基于电路图的解决方案,而 Discovery™ 可视化环境 (DVE) 和 Verdi® 自动化调试系统则提供了高级调试和可视化环境,可支持丰富的验证功能,其中包括:
  • 低功耗
  • SystemVerilog 测试平台调试
  • 覆盖率报告和可视化
  • 验证规划和管理

提供 TCL 支持,用于交互或批处理控制以及跨 SAE、DVE 和 Verdi 的菜单定制。

    图 8:Verdi 中丰富的验证功能
    图 8:Verdi 中丰富的验证功能

    支持输入
    • HSPICE®、Spectre & Eldo 网表格式
    • SystemVerilog、Verilog、VHDL
    • SystemC
    • 通用 HSPICE 器件模型、Spectre & Eldo 模型
    • Verilog-A、Verilog-AMS 和实数建模
    • 用于版图后寄生参数数据的 SPEF、DPSF 和 SPF
    • VCD 和 VEC 激励输入格式
    • TCL 脚本
    支持输出
    • 用于模拟波形数据库格式的 FSDB、VPD、WDF、WDB
    • 用于数字波形数据库格式的 FSDB、VPD
    • 用于统一模拟/数字波形数据库格式的 VPD
    支持平台
    • SPARC Solaris
    • x86 Red Hat Enterprise
    • x86 SUSE Enterprise

如需有关 Synopsys 产品、销售、支持服务或培训的更多信息,请联系您当地的销售代表或致电 650.584.5000。



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideosTraining Courses