TetraMAX ATPG 

自动测试向量生成 

概览
TetraMAX® ATPG 可自动生成高质量的制造用测试向量。 它是唯一为适用于多种测试方法进行了优化,并且与 Synopsys 已获专利的先进测试综合工具 DFTMAX™ 和 DFTMAX Ultra 相集成的ATPG 解决方案。 TetraMAX ATPG 提供了前所未有的易用性和优异性能,即使在最复杂的设计中,RTL 设计人员也可以迅速创建高效、压缩了的测试向量。

下载数据手册

主要优点
  • 利用全面故障模型支持和考虑功耗的测试向量,提高产品质量
  • 通过与Synopsys 测试压缩工具相集成,提高设计人员的工作效率
  • 为规模最大、最复杂的 SoC 生成测试向量
  • 通过快速隔离缺陷位置,实现更快速的良率提升
功能
  • 超高容量和最优性能
  • 多核支持,缩短运行时间
  • 集成图形化用户界面、层次浏览器和仿真波形观察器
  • 全面的扫描及压缩设计规则检查
  • 集成故障模拟器,以评定结构测试向量的故障覆盖率
  • 通过自动缺陷隔离进行硅诊断
选项
  • TetraMAX DSMTest 选项可采用先进的故障模型并生成考虑功耗的测试向量
  • TetraMAX IDDQ Test 选项可用于静态测试验证
  • 集成 Synopsys Yield Explorer,实现无缝批量诊断和良率分析

测试复杂 ASIC
利用 TetraMAX ATPG,设计人员可以生成高质量的制造用测试向量,同时不影响高性能设计技术的使用(图 1)。 尽管此类技术可能阻碍其他 ATPG 工具得到满意结果,但是 TetraMAX ATPG 却可以在由此产生的复杂逻辑中获得高覆盖率。

TetraMAX ATPG 支持内部三态总线,包括使用上拉、下拉和电荷存储实现的三态总线。 与三态总线类似,TetraMAX ATPG 还支持双向 I/O PAD。 为确保满足 ATE(自动测试设备)要求,TetraMAX ATPG 提供了多种选项,用以为三态逻辑生成无竞争的测试向量。

TetraMAX ATPG
图 1: 使用 TetraMAX ATPG 的集成测试流程

存储器周边逻辑测试
故障影响可传递至存储器元件的逻辑以及需要存储器的输出设置故障的逻辑被称为“处于存储器的阴影中”(图 2)。 通常情况下,存储器的“阴影”即周边逻辑会影响芯片的重大部分,并导致故障覆盖率降低。 TetraMAX ATPG 支持存储器的行为模型,以解决阴影效应并增加电路的整体故障覆盖率。

TetraMAX ATPG
图 2: TetraMAX ATPG 在各种不同设计风格中实现高测试覆盖率

ATPG 设计规则检查
TetraMAX ATPG 的设计规则检查工具 (DRC) 识别芯片级测试问题。 使用 TetraMAX ATPG 的集成图形化电路图观察器(图 3)可以直接观测到电路中的违例,并对其进行分析。 使用上下文相关的帮助,可以了解违例详情。 TetraMAX ATPG 的快速 DRC 检查主要针对以下问题:
  • 违反扫描链设计规则的触发器
  • 可能增加 TetraMAX ATPG 运行时间或降低故障覆盖率的异步逻辑
  • 在 TetraMAX ATPG 期间可能难以控制的时钟生成逻辑和三态总线
  • 可能导致测试仪行为错误的测试协议

TetraMAX ATPG 的 DRC 支持采用多路选择器结构的扫描(mux-scan)、clocked-scan、电平敏感扫描设计 (LSSD) 以及专有方案的全扫描和部分扫描的测试方法。 为实现最大的灵活性,TetraMAX ATPG 可接受用户定义的约束和信号在扫描链上正常移位所需的初始化向量。 对采用 IEEE 1149.1/6 内部扫描移位协议和可将 ATPG 所需外部 I/O 引脚数量减至最低的相关技术所实现的设计,工具提供了完整的支持。

TetraMAX ATPG
图 3: TetraMAX 利用其集成的图形化界面提供了高性能 ATPG 和先进的调试功能

高缺陷覆盖率的测试
如果不使用额外的专门针对细微纳米缺陷的高缺陷覆盖率的测试,就无法发现许多制造缺陷。

利用 TetraMAX DSMTest 选项,设计人员和测试工程师可以轻松生成信号跳变延迟、路径延迟(图 4)、桥接或动态桥接测试向量,进一步减少每百万芯片中的不良芯片数量 (DPPM)。

TetraMAX DSMTest 选项特有的先进功能:
  • PrimeTime® 接口用以选择关键时序路径
  • 全面支持 PLL 等芯片内部时钟源
  • 利用图形化的分析和调试支持使流程易用
  • 针对每个特定的延迟测试模式,完成了ATPG 算法的优化
  • 提供含有完整时序,测试仪可立即使用的测试向量

TetraMAX ATPG
图 4: TetraMAX DSMTest 对关键路径自动进行测试

TetraMAX DSMTest 适用于基于时序裕量的信号跳变测试
凭借 TetraMAX DSMTest,ATPG 还可以应对 IC 中的微小的延迟缺陷。器件全速运行时,这些微小延迟缺陷可能引起故障。 和仅使用标准信号跳变延迟向量相比,检测这些缺陷可以减少 DPPM 并降低生产测试费用。

TetraMAX ATPG 通过 PrimeTime(业界标准的签核静态时序分析引擎)访问精确的时序信息,以达到精确定位微小延迟缺陷所必须的时序分辨率(图 5)。 因为无需测试频率高于芯片实际工作频率,所以不会发生不必要的良率损失。 包含于 TetraMAX DSMTest 选项中的基于时序裕量的信号跳变 ATPG 提供以下功能和优势:
  • 超高质量的测试
  • 通过 PrimeTime 读取高精确度的时序信息
  • 一次性通过的流程:
    • 针对微小延迟缺陷的基于时序裕量的 ATPG
    • 针对较大延迟缺陷的标准信号跳变延迟 ATPG
  • 目标延迟缺陷大小的用户控制
  • 报告和直方图,包括:
    • 延迟有效性度量
    • 统计延迟质量水平 (SDQL) 度量
  • 无需更改设计或 DFT

TetraMAX ATPG
图 5: TetraMAX 微小延迟缺陷测试流程

考虑功耗的 ATPG
扫描测试通常会增加晶体管开关活动的次数,达到其功能模式下峰值的数倍之多,从而导致功耗过多。 测试中功耗过多可能导致不可预测的测试结果,包括测试仪中正常器件出现故障以及不必要的良率损失。

在考虑功耗的测试中,TetraMAX ATPG 会根据设计人员限定的功耗预算,自动将开关活动减少至正常运行水平,从而限制了测试中的功耗。 这种操作不会影响测试覆盖率,也不会削弱 DFTMAX 和 DFTMAX Ultra 所带来的节约成本的优势。

多核处理
对于很多设计团队来说,测试向量生成的周转时间至关重要。 TetraMAX ATPG 利用广泛使用的多核计算机的共享内存构架,显著减少了生成高质量制造用测试向量所需的时间。 TetraMAX ATPG 中的各项优化确保了它能根据可使用的处理器内核数量实现良好的运行性能的可延展性,降低了在 2 至 32 个内核上运行所需的运行时间,同时与在单处理器机器上运行相比,得到了同样高的测试覆盖率及同样少的测试向量数量。 利用单一命令行开关选项,就可轻松实现 TetraMAX ATPG 的多核处理。

IDDQ 测试
IDDQ 测试是一种通过测量 CMOS 电路供电电流提高 IC 测试质量的方法。 无缺陷的 CMOS 电路在静止状态中的电流强度很低。 当出现硅缺陷时,IDDQ 电流数值的数量级通常会升高。 IDDQ 测试针对物理缺陷展开。这些物理缺陷会在电源和地之间创建传导路径,从而产生过多电流。

为了更好地实现 IDDQ 测试,TetraMAX ATPG 生成了高故障覆盖率的最小测试向量集合,并限制测试向量以防止在静止状态时产生过多电流。 之后,TetraMAX IDDQ Test 选项利用 Synopsys VCS® 或其他 Verilog 仿真器对这些测试向量进行精确验证,保证它们处于低活动的静止状态,从而确保 IDDQ 测试向量可以在 ATE 中运行。

硅诊断
除了在制造中识别存在缺陷的部件,TetraMAX ATPG 还可以隔离器件上未能通过 TetraMAX ATPG 测试向量的缺陷位置。 在产量提升和批量制造中,精确的缺陷自动隔离都是诊断重大良率问题的关键一步。 TetraMAX ATPG 诊断会读取测试向量和测试仪故障数据。这些测试向量和数据反映了测试向量实际测量结果和预期反应之间的差异。 它们还能报告故障可能出现的位置,这些位置最有可能解释测试仪中观察到的故障器件的行为。 TetraMAX ATPG 诊断使用先进的启发法和高性能故障模拟器,在批量制造环境中快速生成可靠结果。


图 6: TetraMAX ATPG 和 Yield Explorer 的集成流程

故障和良率分析
TetraMAX ATPG 与 Yield Explorer 紧密集成,实现了对诊断结果的深入分析。 为了进行批量诊断,利用 TetraMAX ATPG 和 Yield Explorer 对成百上千的故障部件进行诊断,并将这些故障部件与特定的故障机制相关联,以此确定导致良率损失的关键设计或系统性问题。 Yield Explorer 从 TetraMAX ATPG 直接读取累积的诊断结果并将这些结果加载到一个完整数据库中,该数据库中包含之前的诊断结果、其他测试数据、多个领域的设计数据以及晶圆厂的工艺数据(如果有)。

TetraMAX ATPG 和 Yield Explorer 对测试仪故障数据和物理设计数据共享标准接口。 物理数据对于诊断和良率分析都很重要。 如果将布线拓扑纳入 TetraMAX ATPG 所使用的启发诊断,将显著提升对金属短路和开路导致的缺陷的诊断精度。 在良率分析中,物理数据有助于将批量诊断结果与特定于设计的版图特性相关联,并确定哪些部分对工艺波动最敏感。

数据格式、仿真测试平台和测试仪接口
TetraMAX ATPG 支持业界应用广泛的标准排线表和测试向量格式:
  • 电路排线表: Verilog、VHDL(87 和 93)
  • 库: Verilog 功能(结构和 UDP)
  • 时序例外: SDC
  • 设计版图: LEF/DEF
  • 仿真测试平台: Verilog(串行和并行)
  • 测试向量: STIL、WGL、Verilog VCDE(仅限输入)
  • 芯片测试故障报告: STDF(V4 和 V4-2007)



NewsArticlesDatasheetsWhite PapersWebinarsVideos