DFTMAX Ultra  

结合最高测试质量和最低测试成本的压缩技术   

概览
DFTMAX Ultra 以创新的基于综合的技术,使用更少测试引脚,实现更高压缩和更快测试频率,解决最严苛的测试质量和测试成本要求。 DFTMAX Ultra 封装在 Synopsys 的 Galaxy 实现平台中,同 TetraMAX ATPG 无缝衔接,按照预期实现高缺陷覆盖率和精确的故障诊断,不会对设计目标和进度产生不利影响。

下载数据手册

主要优点
  • 显著降低生产测试成本
  • 实现硅部件的高缺陷覆盖率
  • 利用测试设备的最大性能,进一步减少测试时间/成本
  • 最大限度地减少引脚受限测试中所需的扫描 I/O 数量
  • 提供简化和快速的测试实现
关键功能
  • 2 至 3 倍更高压缩:
    • 双向压缩-解压缩 (CODEC) 使测试数据传输和解压缩/压缩可同时进行
    • 内置的 X-容差,实现高故障覆盖率、高效压缩和精确诊断
    • 流水线化处理,实现高速移位,可进一步减少测试时间/成本 4 至 6 倍
  • 对于引脚受限的测试,架构最少仅需使用一个扫描通道
  • 非门控 CODEC 和扫描时钟源,无需使用外部时钟控制器,简化实现
  • 与 TetraMAX 无缝集成,提供高缺陷覆盖率的测试和考虑功耗的测试
  • 同 DesignWare STAR 层次化系统结合,对片上系统 (SoC) 进行层次化测试
  • 内置到 Synopsys 的 Design Compiler RTL 综合中,针对时序、功耗、面积、物理和测试约束同时进行优化
  • 封装在 Synopsys 的 Galaxy 实现平台中,同时满足设计和测试目标,实现更快周转时间

压缩更高,成本更低,DPPM 更低
随着 SoCs 的门数和复杂性增加,需要更多测试数据以实现高故障覆盖率,从而增加了维持低测试成本所需的压缩级别。 此外,片上工艺变化导致细微故障效应增加,需要应用其他高缺陷覆盖率的测试来补充固定故障和跳变延迟的测试,以覆盖相关缺陷。 这些其他测试,包括基于时序裕量的跳变延迟测试、静态/动态桥接测试等,使成熟和先进工艺节点都实现了最低的每百万芯片中的不良芯片数量 (DPPM),但也增加了测试执行时间和数据,进一步提高了减少测试应用时间 (TATR) 和减少测试数据量 (TDVR) 的要求。

DFTMAX Ultra 提供 2 至 3 倍的更高压缩,满足了大型 SoC 和高缺陷覆盖率测试提出的更严苛的 TATR/TDVR 要求。 采用双向 CODEC,实现对测试数据进行并发的数据传输和解压缩/压缩,从而消除了标准串行解串 (SERDES) 实现过程中发生的扫描移位之间的管道停顿,最终达到了这一要求。 该架构还为 TetraMAX 提供了最大灵活度,定位故障,管理未知逻辑值 (X)。 内置 X-容差,提高测试覆盖率,增加压缩效率,促进精确的故障诊断。 图 1 中的图表显示了数个客户设计中 TATR/TDVR 的改善。

DFTMAX Ultra

图 1: 相比标准低引脚数架构,DFTMAX Ultra 改善 TATR/TDVR 达 2 至 3 倍。 显示的每个设计都采用了单扫描通道进行压缩。

扫描操作更快,进一步减少了测试时间和成本
使用更高的测试时钟频率,增加内部扫描链移位的速率,更快速地扫描设计输入和输出的测试数据,可以进一步提高 TATR 水平。 流水线化处理所有 DFTMAX Ultra CODEC 的输入和输出数据促进测试数据高速移位,使得利用测试设备的最大性能,进一步减少测试应用时间和成本达 4 至 6 倍成为可能。 图 2 中的图表显示了当测试时钟频率从 10 MHz 提高至 60 MHz 时,图 1 中的设计 TATR 水平的总体提高。

DFTMAX Ultra

图 2: 当测试时钟频率从 10 MHz 提高至 60 MHz 时,图 1 中的设计 TATR 水平的总体提高。 DFTMAX Ultra 实现测试数据的高速移位,进一步减少测试时间/成本。

引脚受限测试实现高压缩
引脚受限压缩的需求不断增长是由于越来越注重包装成本和更紧凑的形状因数,多核 SoC 的设计中每核只允许少数引脚用于测试通路结构,以及采用了多点测试技术以减少测试应用时间和成本。 DFTMAX Ultra 的架构全新设计,使用更少的扫描通道,最少使用一个扫描通道实现高压缩。

易于部署和使用
DFTMAX Ultra 帮助您更加轻松实现压缩,达到预期结果。 该工具仅需要两个基本参数:扫描链数量和扫描通道数量。 然后选择合适的集成方法(即自上而下、自下而上或混合型),以及生成尽可能高的故障覆盖率和压缩结果所需的架构变体。 由于 CODEC 使用同扫描链相同的时钟源,因此测试时无需使用外部时钟控制器和胶合逻辑,进一步简化了 DFT 的实现,尽可能减少其对设计进度的影响。

更高测试质量和更快周转时间的价值链接
DFTMAX Ultra 同 TetraMAX ATPG 和 TetraMAX DSMTest 无缝集成,可进行标准、高缺陷覆盖率和考虑功耗的测试,按照预期实现高压缩和高测试覆盖率。 DFTMAX Ultra 和 TetraMAX 是 Synopsys 的基于综合的测试解决方案的一部分,这一测试解决方案还包括以下组成部分:用于基于 IEEE 标准的层级化 SoC 测试的 DesignWare STAR 层次化系统;用于嵌入式和外部存储器测试、修复和诊断的 DesignWare STAR Memory System;用于带有自测功能的高速接口的 DesignWare IP;用于以设计为中心的良率分析的 Yield Explorer;以及用于 CAD 导航的 Camelot。

Synopsys 的测试解决方案结合了 Design Compiler RTL 综合与嵌入式测试技术,实现测试以及功能逻辑的时序、功耗、面积和拥塞的优化,达到零或者最小设计迭代,从而实现更快的结果生成速度。 该解决方案包含测试产品和整个 Synopsys Galaxy 实现平台间的价值链接,得以用更快的周转时间同时满足设计和测试目标,实现更高缺陷覆盖率和更快的良率提升。