Power Compiler 

Design Compiler 中的功耗优化 

概览
Power Compiler™ 自动实现 RTL 和门级功耗最小化,并在 Design Compiler® 综合解决方案中实现时序、面积、功耗和测试的同时优化。 它可运行先进的时钟门控和低功耗布局以降低动态功耗,并进行漏电功耗优化以降低待机功耗。 Power Compiler 和 Design Compiler Graphical 一起使用可利用并行多角多模 (MCMM) 优化减少迭代,提供更快的结果生成速度。 使用标准化的 IEEE 1801 统一功率格式 (UPF) 定义的电源意图,设计人员可以使用 Power Compiler 来实现先进的低功耗技术,例如:多电压、电源门控和状态保持。

下载数据手册


尽管工艺技术的进步为电子产品带来了前所未有的性能,但它也造成了困难的功率耗散和分配问题。 这些问题必须得到解决,因为消费者要求医疗设备、智能手机、平板电脑和其他移动设备既有高性能,又有超长电池寿命,对于传统的“插入式”设备也要求有高的能源效率。 Power Compiler 使在 Design Compiler 中进行完整、全面的考虑功耗的逻辑综合成为可能(见图 1)。 通过在综合过程中采用 Power Compiler 的功耗降低技术,设计人员可以实现时序、面积、功耗和测试的同时优化。

Design Compiler 中的完整、全面的功耗综合
图 1. Design Compiler 中的完整、全面的功耗综合

主要优点
  • 先进的时钟门控和低功耗布局,实现更低动态功耗
  • 漏电功耗优化,实现更低待机功耗
  • 并行多角多模优化,提供更快结果生成速度。
  • 自动实现 UPF 驱动的先进低功耗技术

先进的时钟门控
Power Compiler 对负载使能的同步寄存器组进行时钟门控,而不是在负载使能条件无效时将输出反馈回输入,以此降低动态功耗(见图 2)。 该操作会在设计细化阶段自动执行,无需对 RTL 源代码进行任何更改,可快速、轻松地进行权衡分析,维护与工艺无关的 RTL 源代码。 Power Compiler 的时钟门控也可在门级进行,可补充手工时钟门控。 该工具支持多种先进的时钟门控技术,包括自门控、多级门控、延迟驱动、活跃度驱动(使用 SAIF 文件)和用户实例化的时钟门控。

Power Compiler 执行自动时钟门控,降低动态功耗。
图 2: Power Compiler 执行自动时钟门控,降低动态功耗。

低功耗布局
除了时钟门控,Power Compiler 和 Design Compiler Graphical 一起还可进行考虑功耗的布局。该功能利用与 IC Compiler 相同的技术,减少开关活跃度高的信号连线的长度,以尽量减少动态功耗。

考虑功耗的布局最大程度减少高活跃度信号连线的电容
图 3: 考虑功耗的布局最大程度减少高活跃度信号连线的电容

漏电功耗优化
Power Compiler 使用基于多电压阀值的优化,或由设计人员指定设计中要使用低电压阀值单元的最大百分比,以减少漏电功耗。 Power Compiler 能在正时序裕量、面积和功耗之间进行权衡,提供满足时序限制的低功耗设计。

并行多角多模优化
在实现可运行于许多模式,如测试模式、低功耗活动模式、待机模式等模式下的设计时,并行 MCMM 优化对获得快速的周转时间至关重要。 MCMM 的主要优点之一就是能得到最优的漏电功耗结果,而无需在进行时序优化的相同工艺角下进行漏电功耗优化,或进行连续的漏电功耗-时序优化(对最差时序和最差漏电功耗使用不同的工艺角)。

Design Compiler Graphical 和 Power Compiler 中的 MCMM 优化考虑有所不同的工艺角,以提供对性能影响最小的最佳漏电功耗结果。 同时优化多种模式和多个工艺角的能力减少了设计迭代,帮助实现快速设计收敛。 MCMM 同 UPF 电源意图规格描述结合使用,是执行动态电压和频率缩放 (DVFS) 的关键支持技术。

自动实现先进低功耗技术
在设计流程中较早确定电源意图可以使下游任务实现自动化并由一致的电源规格所驱动。 电源意图包含多电压供电、电源域、电源关断模式、隔离、电压电平转换和状态保持行为的规格描述。 使用 IEEE 1801 统一功率格式 (UPF) 书写的电源意图在整个设计流程中被系统地使用,描述设计的电源意图,并且作为 RTL 或门级设计的配套文件获取。 该电源意图使所采用的先进低功耗功能实现自动化。

Power Compiler 接受 UPF 输入,并根据电源域、策略和状态定义所需,自动插入电源管理单元,如隔离、电平转换器、保持寄存器、电源门控和 always-on 单元。 还支持“黄金 UPF”工作流程,在整个设计流程中保留原有电源意图。

网表格式和接口
Power Compiler 无缝集成于 Synopsys 综合设计流程,与 Design Compiler 和 IC Compiler® 工具共享相同的 GUI、命令、约束和库。 支持所有常用行业标准格式和平台。

电路网表:
  • Verilog、SystemVerilog、VHDL
接口:
  • SDF、PDEF、SDC
平台:
  • IBM AIX(32 位/64 位)
  • Redhat Linux(32 位/64 位)
  • Sun Solaris(32 位/64 位)

总结
Power Compiler 在 Design Compiler 中提供完整、全面的功耗综合,包括先进时钟门控以节省动态功耗,漏电功耗优化以降低待机功耗,以及针对漏电功耗和时序工艺角实现并行 MCMM 优化。 Power Compiler 还支持使用 UPF 的低功耗方法的自动实现。

有关 Synopsys 的先进低功耗解决方案的详细信息,请访问 www.synopsys.com/lowpower.