HAPS®-70 系列   

高性能和可扩展容量的物理原型 

HAPS-70系列是易于使用且性价比高的物理原型系统。 HAPS-70 系列利用高速的实际接口,能够以接近实时的运行速度,实现早期的硬件/软件集成和系统级验证。

增强的 HAPS 系统,采用最新 Xilinx Virtex®-7 FPGA,为使用 HAPS-70 系列的设计人员提供超强容量、性能和先进验证模式。 借助 HAPS-70 系列,SoC 设计人员将能够以更快的速度构建下一代设计,同时风险更小、利润更高。

HAPS-70 产品

有关 HAPS-70 系列的更多信息,请联系您当地的 Synopsys 销售办公室,或发送电子邮件至 fpga-based-prototyping@synopsys.com。

 
HAPS-70 功能:
  • 模块化的系统架构,适应1200万门到2.88亿门范围的设计规模, 从单独的IP模块到处理器子系统及完整的SoC。对于容量在50万到4百万ASIC门的系统,参见HAPS Developer eXpress(HAPS-DX)系列。对于容量超过2.88亿门的系统,参见HAPS-80系列
  • 将增强的 HapsTrak 3 I/O 连接器技术与高速时域复用相结合,可提供比传统的引脚复用技术高达 3 倍的数据性能改善
  • 系统定义和启动工具加速硬件组装,确保原型的机电完整性
  • 先进的电源和散热管理
  • 设计规划工具使原型设计时间减少 2-3 个月,简化从模块级 IP 验证到全系统集成的流程
  • 提高调试效率,可视性提高 100 倍,调试跟踪缓冲数据下载时间加快 8 倍
  • 先进的使用模式,包括协同仿真、基于事务的验证和混合原型验证
  • HAPS-70 基于 FPGA 的原型验证系统可提供九种型号的产品系列,容量从 1200 万 到 2.88 亿个 ASIC 门
  • 兼容DesignWare IP原型验证套件
HAPS 硬件配件和软件

高性能
HAPS 系列可提供从独立 IP 模块到整个 SoC 系统(集成了各 CPU 子系统)范围内各种不同场景下的验证,凭借其卓越的性能,成为业界领先产品。 观看 Synopsys 高级副总裁兼 Solution Group 总经理 Joachim Kunkel 的视频,了解 Synopsys 的下一代基于 FPGA 的原型验证系统 HAPS-70 系列。

HAPS-70 介绍视频

可扩展容量
HAPS-70 系列系统采用模块化硬件架构以及最新大容量 FPGA 技术,可支持从 12M 到 288M 个 ASIC 门的 SoC 设计。

深度可视性
提供 FPGA 间的无缝调试可视性,以及一系列跟踪存储选项,让您能够深入访问并控制原型资源,同时将对其造成的影响降至最低。

HAPS 深度跟踪调试视频

轻松启动
来自行业领先 EDA 供应商的 IP 和 ASIC RTL 移植技术,让您能够更加轻松地提供高性能原型。

连接选项
独立的基于 FPGA 的原型的优势显而易见,而 HAPS-70 协同仿真和基于事务的验证连接则可简化从 RTL 仿真环境移植的操作,实现集成了 SystemC/TLM 模型的混合系统,从而获得最快的 SoC 原型启动。

HAPS 特定的设计规划功能
不管原型验证项目的规模大小如何: 可以是一个IP, 一个子系统, 或一个完整的SOC, 用于创建基于FPGA的原型的设计规划工具必须在快速bring-up方面进行优化。设计准备和规划是一个很耗时的任务, 可能的瓶颈来自:
  • 多次反复和较长的编译时间,延长了对IP和HDl的检查;
  • 设计中的门控时钟和产证时钟需要转换为与FPGA架构一致的时钟,这非常耗费时间;
  • 人工找到一种可能的跨多个FPGA的分割方案;
  • 项目的设计变动导致的重建原型也非常耗时;
对HAPS-70系列来说,ProtoCompiler原型验证工具可以帮助减少建立第一个原型的时间, 它的自动化功能包括:
  • 多种HDL编译模式,可以尽可能多的提升HDL源码检查的效率;
  • 多种时钟转换选项,可以专注于快速的运行时间或最佳的系统性能;
  • FPGA分割和综合的并行处理模式;
  • 快速并自动化的约束驱动的分割和系统级的布线;
  • 虚拟的无限的容量
  • 灵活的数据库模型允许快速的反复;
  • 有效的基于TCL的命令行界面;
  • 自动的时域复用,在Xilinx Virtex-7的高速管脚上实现;

要获取更多有关ProtoCompiler的自动化功能

特定的连接和调试功能
ProtoCompiler RTL 调试工具和 HAPS UMRBus(通用多源总线) Interface Kit将 HAPS 连接至主机工作站,进行系统监控、RTL 调试和先进的验证。 除了简化 FPGA 的 RTL 调试功能外,紧密集成 HAPS 系统还使 Synopsys 能够为大容量调试和系统连接提供以下独特解决方案:

  • 可迅速装配和检验多母板和子板系统的完整性,HAPS-Aware 硬件查询功能可以用来检验时钟的有效性,HSTDM 的连接性和 UMRBus 的连接性。
  • 应用采样存储容量高达8GB的HAPS Deep Trace Debug(HAPS DTD)
  • 通过 HAPS 与带有 HAPS UMRBus 接口的主机工作站之间的数据流,提高原型状态可视性
  • 采用外部逻辑分析器,进行复杂触发和大容量样点存储。 HAPS Real Time Debug(RTD)功能, 配合使用 HAPS Mictor 子板,可以调试RTL,然后轻松编程并将 Agilent 或 Tektronix 逻辑分析器连接至 HAPS 系统

故障排除和调试更加轻松
更多关于 HAPS Deep Trace Debug 以及能帮助您排除基于 FPGA 的原型故障和快速隔离 RTL 错误的其他Synopsys工具。



ArticlesBlogsDatasheetsSuccess StoriesWebinarsVideos