32/28nm 通用库 

IC 设计教学用 Synopsys 32/28nm 通用库 

Synopsys 32/28nm 通用库专为微电子设计教学而设计。 与最新的 Synopsys EDA 工具配合使用时,学生可获得更为完善的设计流程,掌握低功耗等当今先进的设计方法。

32/28nm 通用库基础知识
  • 经优化适用于低功耗设计
  • 经优化可与 Synopsys EDA 软件工具搭配使用
  • 需要 Synopsys 大学 EULA 和许可证附录
  • 并非为制造而设计

32/28nm 通用库

32/28nm 通用库内容

技术套件
技术套件包括电路图符号、HSPICE 仿真模型、适用于 Synopsys IC Validator 和 Hercules 的 DRC 和 LVS Runset、HSPICE 网表、适用于 Synopsys StarRC 的 C/RC 提取文件,以及各种技术文档。

数字标准单元库
数字标准单元库由 350 个单元组成,旨在优化 IC 设计。 单元库包括适用于不同驱动强度的典型混杂逻辑单元、组合逻辑单元和时序逻辑单元。 它拥有低功耗设计所需的所有要素,其中包括使用不同内核电压来支持 IC 设计,从而最大限度地降低动态和漏电功耗。 该单元库专为 1.05V 操作而设计,其中采用了 1P9M 1.05V/2.5V 的工艺技术,工作频率为 300 MHz。

I/O 标准单元库
I/O 标准单元库由 42 个标准 I/O 单元和 3 个特殊 I/O 单元组成:数字、模拟和电源板/接地垫,适用于不同的负载和混杂单元。 该单元库提供了两种版本:焊线和倒装封装。

存储器
存储器包含 35 个中等大小的 RAM (SRAM)。 它们是同步双端口和单端口 RAM,可写入,可输出,各端口还可选择芯片。 它们架构相同,只是尺寸不同。 该存储器还包括具有减少漏电功耗功能的低功耗 SRAM。

锁相环 (PLL)
锁相环 (PLL) 时钟倍频电路可从较慢的时钟信号中,生成一个稳定的高速时钟信号。 它具有三种工作模式:正常模式、外部反馈模式和旁路模式。

参考
32/28nm 通用库包含两种样本设计: Orca 和 ChipTop。 预计将增加更多其他参考设计(例如 OpenSPARC T1 和 Leon3 处理器)。 它还包括倒装封装和焊线设计的范例,及所有必要的设置信息。

ChipTop 是一种处理器架构,具备适用于先进低功耗设计的统一功率格式 (UPF)。 此参考设计以及内含的存储块可与 32/28nm 通用库和设计工具配合使用,以了解低功耗设计方法的实现,以及适用于低功耗的设计。 Orca 设计包含 Orca 处理器的一个功能块。 此参考设计可与 32/28nm 通用库配合使用,以了解使用逻辑 (DC) 和物理 (ICC) 设计工具时所采用的基本设计步骤。

32/28nm 通用库目前仅供会员使用,只有 Synopsys 大学项目成员能下载。 要访问相关资源,需拥有 SolvNet ID 和密码。