新思科技, 引领万物智能

 

针对112G SerDes PHY IP准确建模和集成的注意事项

加速器、智能处理单元 (IPU)、GPU 以及训练和推理 SoC 对计算能力和处理数据的需求的增长促进了客户对 112G SerDes PHY IP 解决方案的采用。 设计人员利用此类 IP核解决方案来实现 400G/800G 以太网链路,并达成高速Die-to-die 连接。

阅读更多

发布于 IP核,

 

AI SoC设计有多难,不亚于把大象装进200升的冰箱里

本文介绍了 die-to-die 连接的几种不同用例,以及在寻找用于 die-to-die 连接的高速 PHY IP 也可以使用基于有机基材的传统低成本封装。

阅读更多

发布于 IP核, 人工智能