新思科技, 引领万物智能

 

针对112G SerDes PHY IP准确建模和集成的注意事项

加速器、智能处理单元 (IPU)、GPU 以及训练和推理 SoC 对计算能力和处理数据的需求的增长促进了客户对 112G SerDes PHY IP 解决方案的采用。 设计人员利用此类 IP核解决方案来实现 400G/800G 以太网链路,并达成高速Die-to-die 连接。

阅读更多

发布于 IP核,

 

基于PCIe 5.0的CXL 以及LDDR存储IP方案更新来了

学习如何使用经过硅验证的IP核轻松地过渡到PCIe 5.0设计,此款IP核使设计者能够解决信号完整性,封装和通道性能等设计中遇到的挑战。在DDR5,LPDDR5和HBM IP之间选择,帮助设计者在带宽,功耗和面积上达到最佳的设计成果。

阅读更多

发布于 IP核,

 

终结单裸片时代?

根据业内人士透露,已经有应用市场开始把die-to-die 的方案使用在汽车市场当中,相信未来会出现更多可能。应用需求不断提升正在加速片上die-to-die 方案的创新,其重要性也在呈爆炸式增长。

阅读更多

发布于 5G, IP核

 

AI SoC设计有多难,不亚于把大象装进200升的冰箱里

本文介绍了 die-to-die 连接的几种不同用例,以及在寻找用于 die-to-die 连接的高速 PHY IP 也可以使用基于有机基材的传统低成本封装。

阅读更多

发布于 IP核, 人工智能