为解决3DIC芯片设计难题，3DIC Compiler应运而生！
3DIC给AI、5G、数据中心、大型网络系统、高性能计算等领域带来变革的同时，也面临着不少挑战。从2D架构升级为3D架构，设计人员往往习惯于沿用自己熟悉的一套既定方法、工具和工作流来开发 SoC。
Fusion Compiler + PrimeShield 实现先进工艺芯片设计的理想PPA
通过将签核的精确分析与签核驱动的强大优化技术相结合，Fusion Compiler 和PrimeShield重新定义了SoC先进工艺节点的PPA收敛和签核，为PPA的优化提供助力，提升了PPA曲线，并提高了SoC设计的每瓦性能。
发布于 芯片设计和验证
RTL Architect | 我就是这业界超靓的仔 ！ “左移（Shift-Left）”策略显著缩短开发周期
RTL Architect解决方案是业界领先的物理感知的RTL设计系统，极大的方便了从RTL设计人员和实现工程师的整个团队。其可显著缩短开发周期并提供卓越的结果质量；在提升团队的效率同时，也保证项目的开发质量。
发布于 芯片设计和验证
自定义开发 + 高收敛度，Fusion Compiler颠覆芯片创新
机器学习和预测可为芯片设计流程带来巨大益处。例如，Fusion Compiler采用机器预测来加快实现理想的优化解决方案，并防止DRC/时序在下游出现意外。机器学习的有效性直接取决于训练数据的质量。除了在之前的设计迭代阶段或项目中积累的大数据外，我们还有机会在流程的初期、在同一个运行过程中、或针对当前的设计版本来强化训练数据，这对于下游操作非常重要。
发布于 芯片设计和验证
数字芯片设计EDA工具的2.0时代 （下）
半导体行业持续驱动着工艺沿摩尔定律发展，为EDA带来了日益增长的技术挑战。未来的芯片挑战来自于工艺、丰富的应用场景、整体设计规模以及成本。为了应对这些挑战，除了要把工具做得更好外，还需要积极探索EDA工具与AI和云技术的融合，让芯片开发者可以把研发的重点转移到如何创造出更有意义的芯片。
数字芯片设计EDA工具的2.0时代 （上）
EDA工具进入2.0时代，EDA需要变得更加AI化，它能帮助客户设计达到理想的PPA目标(性能、功耗、面积)，开发性能更高的终端产品，并进一步减少设计迭代，缩短设计周期，加快上市速度。
对话新思曹爱群博士：1%的创新也能带来100%的改变
从历史中学习，但也要跳出固有思维。西方宝贵的经验可以借鉴，但不要成为追随者。即使100个创新中有99个无所成就，唯一的成功依然可能永远改变我们的生活和方向。机器学习技术已经在新思科技客户的实际量产中得到应用，它显著提升了客户5nm芯片的性能和功耗，得到了客户的一致好评。此外，我们已在10月推出了更多的机器学习新技术，以进一步巩固我们在这一领域的领先地位。
向速冻晚餐告别! 运用高性能计算解决您”晚餐吃什么”的难题
HPC不仅仅是用来解决这些超级困难的问题。很多非研究性应用正在崛起，例如，在渲染《星际迷航：发现》或《星球大战：天行者的崛起》等电影中最新的CGI效果，电影制作者就用到了HPC。此外，它还被用在自动驾驶，脸部识别来解锁手机，以及让虚拟助手更智能，能识别出主人在和它说话，并更准确地回答。
让未来照进现实，开发者们的芯际探索
人类的科技史，就是向着星辰大海不断前进的探索史，而坚持创新、追求未知的开发者是推动人类科技车轮滚滚向前的主要力量。在下一个以芯片为基石的时代，新思将陪伴着广大开发者探索“芯际”，以新的设计技术和方法学驱动芯片创新，赋能未来应用。
