后摩尔时代，EDA加速芯片创新！
当前芯片开发面临的挑战主要来自两个方面：一个来自制造实现，另一个则来自设计和验证阶段。在时间条件约束下，这两个挑战难度就更大了。
发布于 芯片设计和验证
“100倍仅是算力起点” 对话新思科技董事长兼联席CEO Aart de Geus
新思科技董事长兼联席CEO Aart de Geus博士近日接受《半导体工程》采访，就无处不在的人工智能竞赛、市场细分化对芯片设计的影响，以及软件成为硬件开发的关键组成部分等话题进行了对话。
展望 3 纳米以下的生活
对于纳米级节点工艺的发展我们该有怎样的期待呢？我们行业向 2 纳米及以下节点工艺过渡时，将会呈现的技术趋势和市场驱动因素，以及需要怎样创新与协作才能取得成功？
发布于 芯片设计和验证
综合工艺还没有独立出来？
FinFET 工艺的复杂过程和布局规则对综合期间的决策有很大影响。随着物理综合的出现，在综合流程中可以考虑物理效应，并且前端设计人员在发布新工艺节点时开始询问会发生什么样的变化。再见了，综合时彼此独立的工艺，很高兴曾经认识你们……
发布于 芯片设计和验证
5nm 及以下工艺节点的 3D 提取的必备要素
5nm 及以下规格寄生参数的提取将为我们带来的价值。尽管在 STA 流程环境中，寄生参数提取主要局限在互连寄生参数的提取，但是在深入到晶体管的下层结构及其与金属层的连接之后，提取就会变得有趣许多。工艺技术转向 5nm 及以下规格之后尤其如此。
发布于 芯片设计和验证
