新思科技, 引领万物智能

 

AI时代加速到来,是时候为芯片设计部署AI战略

随着新思科技持续推进DSO.ai的能力,我们不断增强该解决方案的能力,从而以更快的速度、更少的工作量而达到目标。

阅读更多

发布于 人工智能, 芯片设计和验证

 

新思推出完整Die-to-Die IP解决方案应对HPC、AI等应用挑战

根据持续发展的标准规范开发和设计的高带宽、低延迟IP,对确保超大规模数据中心等多种应用都至关重要。

阅读更多

发布于 IP核

 

上头条,PrimeSim Continuum获世界一流科技期刊认可

未来令人期待,我们将持续推动模拟、混合信号、存储器和数字设计自动化的性能不断突破,以智慧安全的方式实现全面的技术创新。

阅读更多

发布于 Featured, 芯片设计和验证

 

为解决3DIC芯片设计难题,3DIC Compiler应运而生!

3DIC给AI、5G、数据中心、大型网络系统、高性能计算等领域带来变革的同时,也面临着不少挑战。从2D架构升级为3D架构,设计人员往往习惯于沿用自己熟悉的一套既定方法、工具和工作流来开发 SoC。

阅读更多

发布于 Featured, 芯片设计和验证

 

如何克服5G芯片设计带来的巨大挑战?

5G通常被视为是一系列最高级技术的大荟萃,如增加系统带宽,降低 SoC 延迟以及显著降低物联网的功耗等,为下一代SoC的设计带来了多方面的挑战。要将 5G 推向市场,在最重要的工艺技术节点使用基于标准的可信IP和经过验证的处理以及模拟IP必不可少。

阅读更多

发布于 5G, IoT, IP核

 

新思科技携手IBM研究院:推动大规模AI硅应用的实质性进展并实现芯片设计的混合云模型

IBM研究院AI硬件设计中心在计划启动后的两年中取得了显著进展,新思科技有幸作为IBM的重要合作伙伴,在推动AI技术进步中发挥重要作用。

阅读更多

发布于 , 人工智能, 芯片设计和验证

 

Fusion Compiler + PrimeShield 实现先进工艺芯片设计的理想PPA

通过将签核的精确分析与签核驱动的强大优化技术相结合,Fusion Compiler 和PrimeShield重新定义了SoC先进工艺节点的PPA收敛和签核,为PPA的优化提供助力,提升了PPA曲线,并提高了SoC设计的每瓦性能。

阅读更多

发布于 芯片设计和验证

 

汽车芯片紧缺,如何提升车规级芯片的设计速度?

汽车芯片短缺的原因,在于需求增加、疫情影响、意外事件影响等。而要解决短缺的问题,我们首先需要弄清楚汽车芯片与消费类芯片有的不同之处,并寻找加快芯片设计的突围之策。

阅读更多

发布于 IP核, 汽车

 

AI加速器,实现人工智能创新的核心引擎

随着AI应用更加深入地融入我们的生活,AI加速器等硬件将会继续发挥关键作用,实现实时响应,为智能设备和系统创造更大价值。

阅读更多

发布于 人工智能, 芯片设计和验证

 

RTL Architect | 我就是这业界超靓的仔 ! “左移(Shift-Left)”策略显著缩短开发周期

RTL Architect解决方案是业界领先的物理感知的RTL设计系统,极大的方便了从RTL设计人员和实现工程师的整个团队。其可显著缩短开发周期并提供卓越的结果质量;在提升团队的效率同时,也保证项目的开发质量。

阅读更多

发布于 芯片设计和验证