RDC成功签核共需要几步？
VC SpyGlass RDC可进行全扁平化分析，并通过使用签核抽象模型（SAM）及层次化验证流程来实现RDC自下而上的分层分析，即使在最大规模的设计中仍能保证有出色的性能表现。
CDC验证：数十亿门级ASIC设计的最大挑战之一
VC SpyGlass CDC是新思科技在Verification Continuum®平台上集成的静态分析解决方案之一，可提供全面的CDC签核方法，实现高效能、大容量和高调试效率。该方法原生地与VCS仿真工具等其他工具协同工作，并通过与Verdi调试器集成为开发者们提供高效的调试体验。
这套组合拳，让全芯片功耗签核不再难
ZeBu Empower系统的功耗感知仿真与PrimePower解决方案相结合，是基于真实系统级软件和真实系统级事件下的功耗特性来实现全芯片功耗签核的理想途径。
PCIe 6.0时代即将到来，你准备好了吗？
好消息是PCIe 6.0带来了更高的性能和一系列新特性，包括64GT/s的数据速率，采用具有吞吐量和延迟优势的 FLIT，以及新的低功耗状态L0p，实现了真正的带宽扩展来降低功耗。
发布于 IP核
新思出品: 2021年，功耗那些事
在芯片设计领域，功耗始终是重要的考量因素。芯片设计开发者们一直在努力优化功耗和性能目标，“低功耗”已然成为人们一直挂在嘴边的口号。然而高性能计算 (HPC) 和人工智能 (AI) 等应用需要更复杂的芯片，这也将成为改变功耗的影响因素之一。
对话新思曹爱群博士：1%的创新也能带来100%的改变
从历史中学习，但也要跳出固有思维。西方宝贵的经验可以借鉴，但不要成为追随者。即使100个创新中有99个无所成就，唯一的成功依然可能永远改变我们的生活和方向。机器学习技术已经在新思科技客户的实际量产中得到应用，它显著提升了客户5nm芯片的性能和功耗，得到了客户的一致好评。此外，我们已在10月推出了更多的机器学习新技术，以进一步巩固我们在这一领域的领先地位。
“作为政府项目已经够好了…” 还差得远呢？
“作为政府项目已经够好了”的内涵是，解决方案并不完美或达到严格标准，但只是足够好了，因为政府标准……嗯，我想你明白的。那么想到这句话时，我在想什么呢？ 主题是静态时序分析。在晶体管级静态时序分析方法中，可以在晶体管级重新分析标准信元，并用精确的上下文条件进行表征，从而消除在查找表中使用内插或外插点造成的延迟不确定性。
发布于 芯片设计和验证
