新思科技, 引领万物智能

 

2020年第三届AI大会活动报道——最新IP/芯片/方案/生态加速AI落地

人工智能技术发展一日千里,当我们去年还在为图像、视频、语音、声音AI识别的技术问题不断钻研创新的时候,今年人脸识别已经在疫情防护中迅速落地,发挥着重要的作用。

阅读更多

发布于 IP核, 人工智能

 

乘风破浪的USB Type-C,年底将迎来USB4版本

USB4将多种协议都统一到Type-C接口,未来我们使用的笔记本电脑、手机、游戏机、相机和显示器等设备都将采用统一的数据线缆,这将会给我们的生活带来非常大的便利,而新思科技的USB4 IP方案,将会加速这个进程,让一根Type-C线缆走天下的时代更快来临。

阅读更多

发布于 IP核

 

终结单裸片时代?

根据业内人士透露,已经有应用市场开始把die-to-die 的方案使用在汽车市场当中,相信未来会出现更多可能。应用需求不断提升正在加速片上die-to-die 方案的创新,其重要性也在呈爆炸式增长。

阅读更多

发布于 5G, IP核

 

使用统一的 RTL-to-GDSII 产品更快地实现更佳的结果

从异构的整合数据模型组转变为单一的统一模型,并在统一的 RTL-to-GDSII 流程中使用单一的引擎组,可能会对 TTR 和 PPA 结果产生重大影响。获取所有数据,使得算法可以变得更加有效。由于逻辑和物理结果之间具有良好的相关性,迭代可以显著减少。

阅读更多

发布于 芯片设计和验证

 

“100倍仅是算力起点” 对话新思科技董事长兼联席CEO Aart de Geus

新思科技董事长兼联席CEO Aart de Geus博士近日接受《半导体工程》采访,就无处不在的人工智能竞赛、市场细分化对芯片设计的影响,以及软件成为硬件开发的关键组成部分等话题进行了对话。

阅读更多

发布于 人工智能, 芯片设计和验证

 

展望 3 纳米以下的生活

对于纳米级节点工艺的发展我们该有怎样的期待呢?我们行业向 2 纳米及以下节点工艺过渡时,将会呈现的技术趋势和市场驱动因素,以及需要怎样创新与协作才能取得成功?

阅读更多

发布于 芯片设计和验证

 

IC设计进入合创时代

新思科技从创立之初,就希望能够提供最先进的EDA工具,或者叫电子设计自动化软件,让设计工程师能够在芯片中实现更多的创意。如果说芯片制造赋予了芯片的生命,那么EDA设计锻造了芯片的灵魂。

阅读更多

发布于 芯片设计和验证

 

综合工艺还没有独立出来?

FinFET 工艺的复杂过程和布局规则对综合期间的决策有很大影响。随着物理综合的出现,在综合流程中可以考虑物理效应,并且前端设计人员在发布新工艺节点时开始询问会发生什么样的变化。再见了,综合时彼此独立的工艺,很高兴曾经认识你们……

阅读更多

发布于 芯片设计和验证

 

5 nm 及更高级节点的设计流程

设计裕量当然不是什么新鲜事物,但随着流程的缩减,它们的数量和范围都在增加。按照 Donald Rumsfeld 说法,裕量最原始的意义就是“已知的未知”和“未知的未知”。这些是我们要么还不能,要么还没有以某种有效的方式建模出来的东西。尽管如此,我们需要裕量来确保设计是可靠的、可制造的且可实现的。

阅读更多

发布于 芯片设计和验证