RDC成功签核共需要几步？
VC SpyGlass RDC可进行全扁平化分析，并通过使用签核抽象模型（SAM）及层次化验证流程来实现RDC自下而上的分层分析，即使在最大规模的设计中仍能保证有出色的性能表现。
CDC验证：数十亿门级ASIC设计的最大挑战之一
VC SpyGlass CDC是新思科技在Verification Continuum®平台上集成的静态分析解决方案之一，可提供全面的CDC签核方法，实现高效能、大容量和高调试效率。该方法原生地与VCS仿真工具等其他工具协同工作，并通过与Verdi调试器集成为开发者们提供高效的调试体验。
快、准、狠，Verdi自动解决debug难题，释放芯片生产力
Verdi自动化调试系统通常可以减少50%以上的调试时间，开发者因此可以将更多精力集中在其他更重要的任务中。
2021新思科技开发者大会：揽数字芯光，话未来芯愿
9月28日，中国年度芯片技术创新峰会“2021新思科技开发者大会”在上海中心大厦成功举行。
3DIC为后摩尔时代追求更优PPA提供理想平台
尽管使用集成设计平台设计3D架构时会出现新的细微差异，但以更低功耗实现更高性能的可能性使3D架构成为极具吸引力的选择。随着芯片开发者努力实现每立方毫米的理想PPA，3DIC必将得到更广泛的应用。
发布于 芯片设计和验证
PrimeSim Continuum实现10倍仿真速度提升
PrimeSim的下一代架构采用独特的GPU技术，在执行综合的模拟和RF设计分析时，性能显著改进，同时满足签核精度要求。
DSO.ai推出一周年，人工智能和机器学习如何变革芯片设计方法学
DSO.ai自推出以来一直占据半导体行业的头条，并荣获2020年ASPENCORE全球电子成就奖的“最佳创新产品奖”。Designer Digest邀请了一些创新者来到新思科技机器学习卓越中心（ML CoE），共同探讨人工智能驱动芯片设计的发展趋势。
新思科技Fusion Compiler成就更多先进应用
作为革新性的超融合平台Fusion Compiler可实现高效率、灵活性和吞吐量，以最大限度地提高功耗、性能和面积（PPA），从而应对非常具挑战性的设计。
发布于 Uncategorized, 人工智能, 用户案例
