发布时间：2023-06-14
新思科技帮助车企管理整个软件开发生命周期（SDLC）和供应链的风险，支持在智能网联汽车中构建软件安全性及可靠性，并获得业界的普遍认可。同时，新思科技也会分享经验和观察，为智能车企业提供有价值的借鉴，助力加强其产品在SDLC的每个阶段和整个软件供应链中的软件安全状况。

阅读更多

发布时间:2023-06-13
新思科技的VC LP静态低功耗验证解决方案可以帮助开发者在开发早期发现与功耗相关的错误并予以修复。鉴于当今低功耗SoC的规模和复杂性，如果调试辅助工具具备机器学习能力和大规模容量，足以帮助开发者更轻松地打造出色的产品。

阅读更多

发布时间：2023-06-12
在SysMoore的时代，Multi-Die系统正在成为超越摩尔定律和解决系统复杂性挑战的解决方案，它能实现以经济高效的方式更快地扩展系统功能、降低风险、缩短产品上市时间、以更低的功耗实现更高的吞吐量，以及快速打造新的产品类别。

阅读更多

发布时间：2023-06-09
在打造安全芯片的过程中，把好接口IP的安全关，芯片也就安全了。新思科技作为全球顶尖的IP方案商，在接口IP方面，拥有深厚的技术积累和领先的行业理解，能够提供安全、透明、易用的接口IP产品，携手IC设计公司共同打造更安全的SoC产品。

阅读更多

阅读更多

发布时间：2023-06-07
如果AI驱动的EDA流程可以承担重复性任务，开发者就有更多精力来处理错误修复并进一步推进他们的设计。从设计空间探索到覆盖率和调试周期等，AI必将对诸多领域产生深远的影响。

阅读更多

阅读更多

发布时间：2023-05-30
新思科技致力于与生态系统合作伙伴一起开创Multi-Die系统的新时代。为此，我们将提供全面的Multi-Die系统解决方案，包括EDA和IP产品以及深厚的系统设计专业知识。我们迫不及待地想要见证这些新功能为我们的未来发展带来更多机遇。

阅读更多

阅读更多

发布时间：2023-05-24
新思科技一直与台积公司保持合作，利用台积公司先进的FinFET工艺提供高质量的IP。近日，新思科技宣布在台积公司的N3E工艺上成功完成了Universal Chiplet Interconnect Express™ （UCIe™） PHY IP流片。UCIe IP是Multi-Die系统的一个关键组成部分，它使开发者能够在封装中实现安全和鲁棒的Die-to-Die连接，并提供高带宽、低功耗和低延迟。

阅读更多