新思科技, 引领万物智能

收藏 'IP核' 类别

从基于标准的IP核到完整的定制架构,新思科技拥有值得信赖的IP核和子系统专家,能够满足您独特的芯片需求。 DesignWare IP包括逻辑库。嵌入式存储器、嵌入式测试单元、模拟IP、接口IP、安全 IP和嵌入式处理器。我们提供了 SoC 架构、子系统、信号/电源完整性、硬化、原型设计套件和硅晶初启支持,帮您将独特的构想推向市场。我们对基础架构、IP核开发与质量的全面投资和综合的全球技术支持相结合,专注于 加快您的产品投入批量生产。

 

从通用到专用,5G时代IP核的新故事

硅IP核产业自诞生以来就不断演进。最开始主要由各半导体公司内部的IP核部门来开发维护,伴随设计复杂度上升与上市时间要求缩短,第三方商业IP核开始出现,他们在成本、性能与规模效应上优势明显,很多半导体公司开始采用第三方IP核,并逐渐减少在自研IP核上的投入,IP核产业日益兴盛。

阅读更多

发布于 5G, IP核

 

AI SoC设计有多难,不亚于把大象装进200升的冰箱里

本文介绍了 die-to-die 连接的几种不同用例,以及在寻找用于 die-to-die 连接的高速 PHY IP 也可以使用基于有机基材的传统低成本封装。

阅读更多

发布于 IP核, 人工智能

 

大咖“私房菜”:边缘计算如何引“爆”5G和IoT的未来

边缘计算是实现数据快速连接的一项重要技术。它将云服务更靠近边缘设备,降低延迟,为消费者提供新的应用和服务。它究竟有何魔力,引来各路“英雄”的青睐?

阅读更多

发布于 5G, IoT, IP核, , 人工智能

 

盘点:新思科技上新工具

在追求创新的路上,我们的脚步从未停歇,我们为您准备了2020年新思科技新产品年中大盘点。

阅读更多

发布于 IP核, , 人工智能, 汽车, 芯片设计和验证

 

To USB,or Not USB 这是一个值得思考的问题

在很久以前……确切的说是2015年左右,USB-IF(USB标准化组织)曾预计,工艺节点将发展到不再支持3.3V的USB 2.0标准的程度。或者说,高级工艺节点中的IO电压将不再支持生成或接收3.3V电压信号。与此同时,人们期望USB将继续作为外围设备和数据的主要外部接口进行集成。这意味着,PC、平板电脑、手机、机顶盒和电视都将配备USB以及WiFi和蓝牙。

阅读更多

发布于 IP核

 

助力AI算法芯片化,新思科技推出专用指令集处理器设计工具

对于大多数的AI算法厂商来说,由于缺乏半导体芯片的研发人才积累、技术积累和经验积累,这也使得他们在将AI算法芯片化的过程中会遇到非常多的难题和挑战。针对这这一趋势,新思科技推出了一套能够实现专用指令集处理器(ASIP)开发流程自动化的工具——ASIP Designer,可以助力AI算法厂商快速高效的实现“算法芯片化”。

阅读更多

发布于 IP核, 人工智能, 芯片设计和验证

 

针对高吞吐量、低延时且具灵活性的5G通信芯片的专用处理器

尽管我们研究 5G 已有一段时间,但新无线电 (NR) 的 5G 标准在 2018 年才完成融合,到 2020 年开始5G网络部署,SoC 的开发窗口会非常短。芯片制造商们没有坐等标准成熟,而是选择在模块中加入更多软件可编程解决方案,这些解决方案传统上会作为固定功能硬件,在物理层和数字前端等环节得以实现。

阅读更多

发布于 5G, IP核