PCIe 6.0接口新架构下，如何确保数据安全？
发布时间：2023-02-20
在电子数据管理刚出现的时候，数据还是相对比较安全的。但如今，数据世界已经发生了变化，现在的数据环境互联且相互依赖，比以前复杂多了。以前从没想过的安全漏洞现在层出不穷，所以软硬件保护必须两手都要抓。
发布于 IP核
2023是否会成为Multi-Die的腾飞之年？
发布时间：2023-02-07
如果2022年末是Multi-Die系统发展的转折点，那么2023年将是这类架构真正腾飞的一年。凭借包括EDA工具和IP在内的全面Multi-Die解决方案，新思科技实现了早期架构探索、快速软件开发和系统验证、高效设计实施、稳定的晶粒间连接以及改进的制造和可靠性。新思科技的Multi-Die系统解决方案包括晶粒/封装协同设计、验证、IP、测试和修复、签核分析和芯片生命周期管理等技术。
VIP+MIPI，实现汽车和数字生态系统功能安全
发布时间：2023-01-09
汽车行业正在经历重大变革，为了让使用者有更好的用户体验，开发者们对位深、帧速率、摄像头、显示器分辨率，以及最重要的功能安全性的要求越来越高。为了应对这些挑战并支持未来的汽车架构，MIPI联盟开发了一个端到端框架──MIPI汽车SerDes解决方案（MASS），用于将传感器、摄像头、显示器及其他诸多行业标准协议与功能安全性与软件安全性关联在一起。可用于MIPI的VIP，以及基于新思科技IP的全面验证解决方案，将为汽车和数字生态系统功能安全保驾护航。
从独立模块到完整解决方案，IP开启ASIC模式
如今SoC设计比以往规模更大、更复杂，但同时也带来了固有的集成挑战：用于芯片设计非差异化方面的标准半导体IP模块不再像以前那样即插即用。如果独立的IP模块可在关键应用中提供全面的IP解决方案，从而简化从裸片到电路板以及其他方面的集成路径，情况会怎么样呢？如果半导体IP供应商能够提供更多像ASIC供应商那样提供解决方案，又会怎么样呢？
发布于 IP核
量子计算是把双刃剑？后量子时代如何守护SoC安全
你知道量子密码学吗？量子计算日后将能攻破当前保护众多敏感数据的密码方案，所以在芯片设计中有必要考虑量子密码学。新思科技将帮助开发者们顺利迈进下一个计算时代。
充分利用下一代PCIe 6.0.1设计
在“万物智能”的世界，从数据中心的固态驱动器到边缘计算，PCI Express®(PCIe®)串行互连无处不在。最新版本PCIe 6.0.1已正式发布。新思科技的所有IP和协议验证解决方案均已支持PCIe 6.0.1，开发者们可以随时采用该规范的所有升级功能。
发布于 IP核
传输速率高达160Gbps, USB-C一统四方
USB-C的数据带宽已达160Gbps, 关于下一代支持USB-C的芯片设计，新思科技的综合USB IP解决方案产品组合包括控制器和物理层IP、验证IP、IP子系统和原型设计工具包，以及USB数字和混合信号解决方案，助力开发者开拓创新。
发布于 IP核
接口安全，SoC就安全了
将安全性纳入SoC势在必行。所有接口都在考虑安全因素，包括针对MIPI、VESA和UCIe的新措施。新思科技一直活跃在各大主要标准工作组内，致力于确保我们的所有安全接口产品都走前沿且合规，新思科技的目标始终是，让安全性对各行各业的客户而言都变得触手可及。
发布于 IP核
UCIe生态正在完善，Chiplet腾飞指日可待
在摩尔定律逼近极限的今天，Chiplet的发展已是大势所趋。通用Chiplet互连技术（UCIe）规范可以实现Chiplet的可定制与封装级集成，可以说是Chiplet发展前路的一大助推剂，UCIe正在帮助我们迅速紧跟这种面向先进应用的全新设计方式。
发布于 IP核
客户现场芯片测试难？高速功能接口了解一下
无论是芯片开发者还是终端用户，肯定都不希望芯片出现故障。尤其是对于自动驾驶和宇宙探索等任务关键型SoC，它们会要求非常低的百万分比缺陷率（DPPM）。对这类应用来说，在客户现场进行的芯片测试将尤为重要。引脚和带宽的局限性是芯片设计的挑战之一，高速功能串行接口能够替代引脚，很好地解决先进设计中的结构测试难题。
