AI设计芯片的未来在何方，我们和专家聊了聊
发布时间：2023-06-21
如今，AI已深入到芯片设计、验证、测试以及其他关键阶段，开发者纷纷感受到了AI带来的生产力提升，见证了在常规项目时间框架内仅靠人力所无法实现的惊人成果。没有AI参与芯片设计，这些都是无法想象的。
如何加快数十亿门级低功耗SoC验证？
发布时间:2023-06-13
新思科技的VC LP静态低功耗验证解决方案可以帮助开发者在开发早期发现与功耗相关的错误并予以修复。鉴于当今低功耗SoC的规模和复杂性，如果调试辅助工具具备机器学习能力和大规模容量，足以帮助开发者更轻松地打造出色的产品。
AI如何颠覆传统芯片验证方式？
发布时间：2023-06-07
如果AI驱动的EDA流程可以承担重复性任务，开发者就有更多精力来处理错误修复并进一步推进他们的设计。从设计空间探索到覆盖率和调试周期等，AI必将对诸多领域产生深远的影响。
AI+EDA，提升芯片验证覆盖率的利器
发布时间：2023-05-09
当前，AI已经逐渐渗透到EDA工具的每个工作流程中，让芯片设计开发者和验证开发者从反复循环的工作中解脱出来，能够专注于创建差异化的IP和SoC系统。随着工艺水平提高，以及终端应用迭代速度加快，AI在芯片验证中正如一场及时雨，为这项复杂工作节省时间的同时，也带来了更好的成本优化。
从小众走向普及，形式化验证对系统级芯片开发有多重要？
发布时间：2023-04-21
形式化验证作为一种全新的验证方法，近年来在芯片开发中快速发展，正逐渐取代传统的仿真方法。
RTLA+Verdi：打造开发者全新超能力，提前“看到”PPA表现
发布时间：2023-04-10
寄存器传输级（RTL）开发者经常并不清楚自己的芯片设计方案将会对功耗、性能和面积（PPA）产生怎样的影响。要是能早早掌握这些信息，情况会怎样呢？RTL设计的开发方式会因此发生怎样的变化？这会对产品的价值带来什么样的影响？
新一代Linting技术：避免功能错误，更快完成芯片设计
发布时间：2023-04-03
新思科技的GuideWare方法学，在设计后期节省时间、减少错误，让开发者的工作更加轻松、编写的代码更加稳健，同时也更适合后续的验证和实现流程。
AI和ML携手优化仿真性能，从此解放开发者双手
发布时间：2023-03-07
在帮助开发者应对传统手动流程的挑战中，AI/ML以及自动化功不可没，尤其是在性能调优、调试和覆盖率收敛这三方面。随着回归数据量的爆炸式增长，以及验证挑战的不断变化和演进，将会有更多开发者选择在仿真中使用自动化工具。
1+1>2：这两个工具，治好验证开发者的精神内耗
通常仿真和验证会由不同部门完成，他们还有各自的签核目标，但二者是有协同作用的，如果将VCS和VC Formal两个工具协同使用，SoC验证时间将有望降低40%-80%
拥有VIP，无惧芯片设计挑战
现在大型SoC设计中包含大量商业或自主开发的IP，且都基于复杂的行业标准接口协议。对高级协议进行验证并不容易。新思科技的VIP可以加速验证环境的搭建，帮助开发者有效规避风险，减少漏洞，是开发者做协议验证的不二选择。
