新思科技, 引领万物智能

作者档案
Rikki Lu
rikki


发布 Rikki Lu:

 

VCS:助力英伟达开启Multi-Die系统仿真二倍速

AI聊天机器人、自动化制造设备、自动驾驶汽车……各种带宽密集型应用蓬勃发展,推动芯片设计从单片式片上系统(SoC)转向Multi-Die系统。通过将多个裸片或小芯片集成到单个封装中,开发者可以扩展系统功能,降低风险并缩短产品上市时间。

阅读更多

发布于 Multi-Die

 

Synopsys.ai再拓新版图!新思科技发布业界首个全栈式大数据分析解决方案

  • 全面的AI驱动型数据分析解决方案可整合并利用IC设计、测试和制造流程中的数据,助力实现更智能的决策。
  • 智能化引导调试和优化,加快设计收敛并尽可能降低项目风险。
  • 提高制造良率,从而实现更快速和更高效的大规模制造(HVM)。
  • 监测整个半导体供应链中的芯片数据异常值,助力提高芯片质量、良率和吞吐量。

 

阅读更多

发布于 EDA

 

【了不起的芯片】硅片上打造“鲨鱼鳍”,芯片的世界已经变成这样了吗?

新思科技一直致力于打造“人人都能懂”的行业科普视频,传播更多芯片相关小知识,解答各类科技小问题。每周3分钟,多一些“芯”知识。这一期,我们聊一聊集成电路上晶体管结构的那些事儿。

阅读更多

发布于 芯片科普

 

芯片的数字孪生:虚拟原型技术让Multi-Die系统设计轻松实现

如果我们想自己建造房屋,那么在此之前,一定需要一份详尽的设计蓝图,并精心规划出每个房间、走廊和门窗的位置。但如果等房屋已经开始建造了,再进行更改,不仅代价高昂,而且非常耗时。芯片设计,包括Multi-Die系统的基础构建,亦是如此,全部都需要细致入微的架构规划。

阅读更多

发布于 Multi-Die

 

提高效率,突破创新:微软和意法半导体凭什么?

现今电子设备的功能着实令人惊叹。每隔几个月,开发者似乎总能突破可能的界限,而短短几个月后,他们又会再度超越。万物互联,产品尺寸日趋缩小,而功能却日益强大。然而,随着尺寸越来越小,开发者要想不断超越当前认知的极限,便会变得愈发具有挑战性。创新越来越难,而开发资源日益稀缺,则更是让创新难乎其难。预计到2030年,半导体行业将面临严重的开发人才短缺。毋庸讳言,人工智能(AI)将在应对芯片设计效率和创新挑战方面发挥举足轻重的作用。企业如何利用人工智能在竞争激烈的市场环境中保持竞争力?云计算是否对此也有影响?本文将简要介绍关于意法半导体和微软的案例研究,探讨人工智能驱动的设计空间优化如何帮助开发者在优化功耗、性能和面积(PPA)的同时提高芯片设计效率。

阅读更多

发布于 , 人工智能, 芯片设计

 

2023新思科技开发者大会回顾|行业远见,以协同创新共创未来图景

今天,我们前所未有地仰赖硬核科技的力量,为未来发展提供“加速度”。芯片技术作为创新的驱动原力之一,持续发掘着各行各业的潜能,而不同领域的技术融合也深刻影响着半导体行业的未来格局。

阅读更多

发布于 Uncategorized

 

2023新思科技开发者大会回顾 | 人才培养和绿色科技创新是未来发展方向

远见者,鉴未来。世界在不断演变,硬核科技引领人类社会一路向前。芯片开发者作为赋能者,需要比以往任何时候都要更清晰地看到未来。

阅读更多

发布于 Uncategorized

 

新思科技和三星强强联手,加速先进工艺下多裸晶芯片系统设计

  • 新思科技经认证的多裸晶芯片系统设计参考流程和安全的Die-to-Die IP解决方案,加速了三星SF 5/4/3工艺和I-Cube及X-Cube技术的设计和流片成功。
  • 新思科技3DIC Compiler是统一的多裸晶芯片封装探索、协同设计和分析的平台,已经获得三星多裸晶芯集成工艺流程的认证。
  • 全面和可扩展的新思科技多裸晶芯片系统能够实现从早期设计探索到芯片生命周期管理全流程的快速异构集成。

新思科技(Synopsys)近日宣布,与三星晶圆厂(以下简称为“三星”)深化合作,助力芯片制造商针对三星先进工艺加速设计2.5D和3D多裸晶芯片系统。此次合作解决了高性能计算、人工智能、汽车和智能手机等计算密集型应用,对于多裸晶芯片系统的关键需求。基于新思科技一系列全球领先的经认证EDA参考流程组合,包括新思科技3DIC Compiler和用于Die-to-Die互连的UCIe IP,和三星I-Cube和X-Cube技术,双方客户可以在三星5纳米、4纳米和3纳米工艺上加速开发多裸晶芯片系统。

阅读更多

发布于 EDA, IP核

 

2023新思科技开发者大会回顾 | 以技术创新应对SysMoore时代五大挑战

在高速的科技革命和产业数字化转型发展进程中,半导体技术被视为这场创新浪潮的关键支柱,引领着AI、VR、自动驾驶、数据中心等前沿应用领域加速创新,不断颠覆人类的生活方式,创造未来新图景。

阅读更多

发布于 Uncategorized

 

基于VC Formal,在RISC-V内核上,验证一波!

验证过程中,如只考虑基本的ISA以及潜在的自定义扩展,该如何为RISC-V内核建立通用的设置,又该如何定义相关的SVA断言?这些SVA断言仅涉及流水线的开始和结束,而不包括内部细节或全流程的所有时钟周期。如果目标是检测单指令错误和多指令错误。单指令错误的发现相对容易,而多指令错误更难识别,因为会遇到CPU停顿事件,这些事件可以避免发生寄存器读写冲突。

阅读更多

发布于 Uncategorized