新思科技, 引领万物智能

 

对话新思科学家林涛:打破传统界限

芯片设计原理基于数学、物理、材料、计算机等科学,EDA作为芯片技术创新力量的巨大推动者,把各个科学理论作为研发的基础。EDA研发工作者更是始终站在科技发展前沿,时刻应对新工艺,新应用对技术提出的新挑战。

值此与行业同行的第25年,新思中国邀请公司多位EDA研发精英,分享他们对技术研究的心得以及对前沿科技探索的收获。

 

林涛, 新思科技科学家 (点击观看采访)
下面是林涛对芯片发展的一些心得以及他对未来的期许:

 

请您分享一下您近期的研究心得。

作为 IC Compiler 2 和Fusion Compiler等重点产品的研发团队,我们的研发目标之一就是提高数字芯片的性能,降低芯片的功耗。传统的物理实现工具把芯片的实现分成布局、布线和电路优化等几个独立的部分。而电路优化又被分成时钟和信号两部分单独优化。我们研发的方向就是,打破这种传统的界限,在更大的空间里进行更好的优化。我们团队在Concurrent Clock and Data Optimization(时钟与数据并行优化)技术做出创新,把时钟和信号的优化问题放到一起解决,极大的提高了移动芯片的频率,有效的降低了芯片的功耗。最近我们联合布线、优化、提取、时序几个部门共同研发的Concurrent Clock and Data Optimization技术,可以让我们同时进行布线和逻辑优化。在此框架里,我们不但能更好地解决布线前后时序的一致性问题,还能在支持与多个新技术(比如 Layer Promotion, Auto NDR, Rebuffering)的同时,提高芯片的时序性能并降低布线阻塞和后端的DRC Violation。

 

您觉得在芯片设计产业中现有哪些技术趋势?

芯片设计技术有几个重要的推动力。一是芯片制造工艺的进步。TSMC,Intel, Samsung的纳米级工艺生产线,要求设计者和EDA软件商不断开发新的模型来分析这些新节点的新器件的特性, 以此来作更好的优化。另一方面是移动计算的广泛应用,把低功耗推到芯片设计的最前沿。移动芯片的性能,不光是由芯片的频率决定的。芯片的动态静态功耗决定了手机的通话时间和待机时间,0.1毫瓦,0.2毫瓦都很重要。第三是芯片的复杂度的增长对芯片设计软件的运行速度和运行空间还会不停的提出要求。

 

您的研究将如何赋能在AI、5G、汽车领域的创新?

我们团队最近做的研究提高了芯片的性能,提高了布线的可行性,而且降低了芯片的功耗。这给开发者提供更有效的技术来实现更复杂的设计。5G芯片对芯片频率和功耗的要求都很高。我们研发的Concurrent Clock and Data Optimization和Concurrent Gate and Wire Synthesis 技术在提高芯片频率的同时又可以降低芯片的功耗,这将强有力的推动5G芯片的开发。又比如Concurrent Gate and Wire Synthesis技术可以帮忙解决AI芯片因为逻辑结构的特点造成的布局布线的可行性问题,而Concurrent Clock and Data Optimization技术则可以用于减轻电磁干扰,可用于改善汽车芯片的安全性。

 

在当今IC 行业,我们现在面临哪些挑战和机遇?

我们面临的很多挑战都可以追溯到一个问题,就是摩尔定律的指数增长模式能不能继续维持下去;新的工艺能不能继续快速的把器件尺寸缩小,把更多的器件放到一个芯片上。新材料的找寻,或者是基于完全不同的物理效应的计算方式, 会给芯片业和芯片设计自动化业带来很多新的问题。另一方面,AI,IoT, AR/VR的广泛应用,会产生大量的数据、通讯和计算, 这是新的需求。新的问题,新的需求,就是我们的机遇。

 

请用一句表达您对未来芯片开发者的寄语。

我喜欢的名言是“千里之行,始于足下”。无论是大事小事,都要一步一个脚印踏实的往前走,做技术更是应该如此。此外,芯片技术的开发离不开团队的力量,我很荣幸能与团队一起为芯片科技的发展做贡献。