バックナンバーはこちら

today&tomorrow

Technology Update

2019 vol.112

Fusion Compiler

設計結果予測性の高いRTL-to-GDSIIインプリメンテーション・システムにより、結果品質が最大20%向上

概要

Fusion Compiler™は先端ノード・デザインの複雑さに対処できるよう設計された次世代のRTL-to-GDSIIインプリメンテーション・システムで、結果品質を最大20%改善する一方で、結果達成までの期間を1/2に短縮します。Fusion Compilerはコンパクトな単一データ・モデルに基づいて開発されており、RTL-to-GDSIIフロー全体でFusion Technologyをシームレスに共有することで結果収束性を飛躍的に高め、短期間でのデザイン・クロージャを可能にします。Fusion Compilerは、最先端のシステム・オン・チップ(SoC)設計に向けて、業界最高水準のRTL合成、配置配線、およびサインオフ・テクノロジをベースに新開発されており、性能/消費電力/面積の結果品質をこれまで以上に高めながら、最短期間での設計収束を可能にします。Fusion Compilerの統合コックピット(図1)は、RTLからのフィジカル・シンセシス、デザイン・プランニング、配置、クロック・ツリー合成(CTS)、高度な配線、フィジカル・シンセシス・ベースの最適化、チップ・フィニッシング、サインオフ品質の解析、ECO最適化を含む包括的な設計プラットフォームをご提供します。

主な利点

  • RTLからGDSIIまでを包括的にサポートした設計システムにより結果品質が最大20%向上する一方で、結果達成までの期間を1/2に短縮
  • Fusionデータ・モデル・アーキテクチャにより比類なきデザイン・キャパシティ、スケーラビリティ、生産性を実現
  • UPS(Unified Physical Synthesis)最適化により、結果品質が最大限に向上
  • 共通の配置および2Dリーガライズ・エンジンにより、DRCの収束およびデザイン・クロージャまでの期間が短縮
  • 配線ドリブンの推定テクノロジを使用して混雑度を高精度に推定・予測し、全体的な収束性が向上
  • 独自のパワー・ドリブン再合成およびニー・アルゴリズムによる最適化など、フロー全体で消費電力を最適化
  • フィジカル考慮合成および高度なCTSにより、達成可能なクロック周波数が最大限に向上
  • FinFETおよびマルチ・パターニングを考慮した大手ファウンドリ認証済みインプリメンテーション・フロー
  • サインオフ品質のタイミング、寄生抽出、電力解析エンジンによりイタレーションの回数を削減
  • 合成から配線後までの高度なエリア・リカバリー・アルゴリズムにより、面積の最小化を実現
  • マルチスレッディングおよび分散処理テクノロジを用いた徹底した並列化により、スループットが最大限に向上

画像

図1:RTLからGDSIIまでをサポートしたFusion Compilerの統合コックピット

カテゴリートップ