バックナンバーはこちら

today&tomorrow

Technology Update

2018 vol.111

新時代のチップ設計に向けたシノプシスのビジョン

Test Fusion

Test Fusionは設計、テスト容易化設計(DFT)、テスト・パターン自動生成(ATPG)の技術を組み合わせたものです。Test FusionとDesign Fusionの連携により、デザインのQoRとATPGのQoR(パターン数、カバレッジ、実行時間)の両方が最適化されます。ATPGのQoRが向上することで、シリコン・テストのコストが削減され、シリコン不良診断のターンアラウンド・タイム(TAT)も短縮されます。

Test Fusionの主要コンポーネントは以下のとおりです。

  • テスタビリティ解析ツールSpyGlass:DFT収束を迅速化、欠陥検出率を高めるテスト・ポイント、シリコン・テスト・パターンの数を削減
  • 合成環境でのDFTMAX:PPAの最適化、一元的なスキャン・チェック・エンジンによるTTRの迅速化、ATPGの自動セットアップ
  • TetraMAX IIとの融合:最高のATPG QoR、最短の実行時間、最高の検出率、最小のパターン数

マシン・ラーニングに対応したアーキテクチャ

もう1つ、マシン・ラーニング(ML)によるデジタル・インテリジェンスを設計フローで活用できるのもFusion Technologyの大きな特長です。MLドリブンの予測エンジンをプラットフォームに取り込むことでQoRが改善し、設計収束までの期間が短縮されます。また、MLドリブンの予測フローではパラメータが自動で最適化され、プラットフォーム全体で設計効率が向上します。

チップ設計新時代の要請に応えるFusion Technology

本稿ではまず、今後10年で設計される新時代のチップに対する市場からの要求について見てきました。次に、シリコン・プロセスとフローの効果の面から、先端プロセス・ノード(7~5 nm以降)と成熟したプロセス・ノードの両方で生じる課題について見てきました。こうした市場要因と技術要因の両面から、現在のフローは限界が見え始めています。

単なる個別ツールの寄せ集めではツール同士の相関が低く、このような分断されたフローではデザインの収束はきわめて困難です。この問題を解決するには、RTL-to-GDSIIフロー全体でテクノロジの融合(Fusion)を進め、すべての設計フェーズで共通のデータ・モデルと一貫性のあるエンジンを使用する以外にありません。

次世代チップ設計への移行を模索する中で、多くの半導体企業からシノプシスの技術革新と設計ノウハウに期待が寄せられています。

画像

図9:RTL-to-GDSIIフロー全体で最高のQoRと最短のTTRを実現するFusion Technology

Fusion Technologyでは設計の反復がほとんどなくなり、ECOループも大半が解消され、チップ設計の目標指標を達成または上回ることができます。ツール境界で設計のやり直しが発生しないため、設計フロー全体でQoRが単調に上昇し、確定性と収束性が向上します。

Fusion Technologyでは、まるで完璧にチューニングされたオーケストラの楽器が指揮棒の動きに合わせて音楽を奏でるように、細かく調整された各ツールが緊密に連携することにより、設計に必要な時間と工数が削減され、設計終盤でのトラブルがなくなり、スケジュール予測性が改善します。

RTL-to-GDSIIフロー全体で最高のQoRと最短のTTRが実現すること。Fusion Technologyのメリットはこの一言に集約されます。

カテゴリートップ