バックナンバーはこちら

today&tomorrow

Technology Update

2018 vol.111

新時代のチップ設計に向けたシノプシスのビジョン

5Gワイヤレス

現在の移動通信システムは、5Gで飛躍的な進歩を遂げることになります。しかし5Gは携帯電話だけでなく無数の新しいアプリケーションでの活用も期待されています。実際にどのようなアプリケーションが登場するかは、高速・低レイテンシの通信が普遍的に存在してみないと分からない部分もあります。5Gによってネットワーク性能はあらゆる面で桁違いに向上します。

物理学の進歩とその実運用につながる技術の登場により、今後は20~90 GHzのミリ波送信用のワイヤレス機能が実装されるようになります。マッシブMIMO(Multiple Input/Multiple Output)を実装するには、フォーム・ファクタ、消費電力、オンチップ信号配線、パワー・インテグリティに注意する必要があります。こうした要件に対処しつつ、チップのコストを抑えたままより高性能、小型、高効率を達成できるツールが求められるようになります。

仮想現実/拡張現実(VR/AR)

この市場は、ユーザーに仮想世界への没入体験を提供したり、現実世界に各種情報やエンターテインメント要素を重ね合わせて表示したりするウェアラブル機器で構成されます。これらの機器は今後あらゆる産業で利用が進むと考えられ、2桁の成長率が予想されています。現在既に多くの製品が販売されていますが、これらはまだサイズ、重量、消費電力、価格の問題を解決できていません。これらの機器で使用されるハードウェアには、今後より一層の薄型軽量化、およびワイヤレス化が求められます。更に、8K超高解像度や6 DoF(Degrees-of-Freedom)を採用して「スクリーンドア効果」を解消していくことも課題となっています。もちろん、更なる省電力化と低コスト化も求められます。

画像

図4:市場要因と技術要因

技術要因

技術面では、シリコン・プロセスとフローの効果の両面から新しい課題が生じています。最高の結果品質(QoR)を達成するには、7 nm、5 nm以降の先端ノードだけでなく成熟したプロセス・ノードにおいてもフロー全体の強化が必要です。

先端ノード(7~5 nm以降)の課題

7 nm、「7+」nm、5 nmなどの最先端ノードでは、ビア・ピラー、ピン・アクセス、マルチ・パターニング、EUV、超低電圧、ばらつき、ナノワイヤなどのプロセス効果により、設計フローの完全な再構築が必要とされています。これらのプロセス効果はフローの最初から考慮に入れておくことが望ましく、合成、配置配線、サインオフのすべてでサポートする必要があります。

レイアウト・ルールはますます複雑になりその数も増えています。それに加え、これらはもはや配線とRC抽出だけでなく上流工程でも使用されるようになっており、配置ストラテジや合成にも影響を与えつつあります。ビア・ピラーの使用および配線抵抗の増大により、デバイス・ピンへのアクセスおよびインターコネクト層の選択はより一層困難となっています。

配置に関しては、指定されたデザイン・ルール・チェック(DRC)への適合のためにカラーリング・ルールをサポートすると同時に、影響を受けるセルをなるべく少なくしてタイミングを維持するといった機能の強化が必要です。配線に関しては、大規模なデータセットで構成される複雑なルールをサポートするだけでなく、マスクで転写するメタル形状とはまったく異なる、目に見えない形状を配線してマスクの幾何学ルールを満たすことも必要になります。

プロセスばらつきの影響はかつてないほど大きくなっていますが、この問題は動作電圧がしきい値付近まで下がることによって更に悪化しています。低電圧での遅延ばらつきは公称遅延の2倍に達することもあり、非線形の影響がますます大きくなっています。VTしきい値付近の波形は非常に裾の重い非ガウス分布を示します。このため、パラメトリック・オンチップ・バリエーション(POCV)において先進の波形伝搬アルゴリズム、改良されたモデリング、統計モーメントを使用することが必要となります。もう1つの大きな課題として、最近はインターコネクトのRC寄生ばらつきにも注意が必要となっており、悲観性を低減するにはコーナーの間隔を狭める必要があります。

また、超低電圧では電力、サーマル・インテグリティ、信頼性の影響も非常に大きくなり、IRドロップがデザインの周波数に与える影響を正確にモデル化する必要があります。コストの高いガードバンドや過剰なデザインマージンを回避するには、これらの機能を設計フローのなるべく早い段階で利用できるようにすることが必要です。

5 nm世代では新しいトランジスタとしてナノワイヤと全周ゲート型(GAA)FETが実用化されます。これらのトランジスタでタイミングと電力を正確に解析し、フローの早期段階で寄生抽出を実行するには、新しい3Dモデリングが必要です。5 nmおよび7 nmノードではラインとビアの抵抗および表面散乱が大きくなるため、インターコネクトのばらつきも大きくなります。

画像

図5:5 nm世代の技術要因

カテゴリートップ