バックナンバーはこちら

today&tomorrow

What's New in DesignWare IP?

2018 vol.111

4Kのスマートフォン、AR/VR機器に向けたシノプシスとArmのディスプレイIPソリューション

シノプシス テクニカル・マーケティング・マネージャー Licinio Sousa

Arm社 シニア・プロダクト・マネージャー Vassilis Androutsopoulos

より高画質、高解像度のコンテンツが求められる中、ハイエンドのスマートフォンおよび拡張現実(AR)/仮想現実(VR)機器ではディスプレイの進化が続いています。ハイエンド・スマートフォンではWQHD(Wide Quad HD)ディスプレイよりも解像度の高い4Kディスプレイへの移行が進んでいますが、AR/VRアプリケーションではディスプレイが目の近くにあるため、同等の画質を実現しようとすると更に多くのピクセル数と高いリフレッシュ・レートが必要になります。リフレッシュ・レートを90 fpsや120 fps、あるいはそれ以上に引き上げると、実際に目で見ている動きと脳が予測する動きとのズレがなくなり、いわゆる「VR酔い」しないリアルな没入型のビジュアル体験が得られます。しかしこうした機器を開発するには、帯域幅の要件などシステムレベルでいくつもの課題を解決しなければなりません。本稿ではディスプレイ・サブシステム・アーキテクチャの例をいくつか挙げながら、インターオペラビリティの確保されたDPU(Display Processing Unit)およびMIPI® DSI(Display Serial Interface)IPソリューションを使用してスマートフォンおよびAR/VR機器で4Kエンベデッド・ディスプレイをサポートする方法についてご説明します。

アプリケーション・プロセッサのディスプレイ・サブシステム構成

図1に示すように、アプリケーション・プロセッサ・アーキテクチャのマルチメディア・パイプラインは、GPU(Graphics Processing Unit)、VPU(Video Processing Unit)、DPU、MIPI DSIなど複数のIPブロックで構成されます。ディスプレイに表示されるコンテンツの解像度とフレーム・レートが向上を続ける中、チップ面積と消費電力/発熱に関する厳しい要件を満たしながら高いグラフィックス性能を実現するには、GPU/CPUの処理をこれまで以上にオフロードしていく必要があります。

画像

図1:アプリケーション・プロセッサで重要な役割を果たす2つのディスプレイIPブロック:Arm Mali-D71とシノプシスDesignWare MIPI DSI Host Controller IP with VESA DSC Encoder

Arm® Mali-D71 DPUはAndroid Hardware Composer HAL(HWC)の背後でシームレスに動作し、マルチメディア・サブシステムにおいてプロセッサとGPUの処理をオフロード実行します。Mali-D71のマルチレイヤ・ハードウェア・コンポジションによって、システムの消費電力と性能が大幅に効率化されます。また、インライン直交回転、高品質アップスケール/ダウンスケール処理の他、Arm Assertive Display 5と組み合わせると環境光適応、高品質HDRローカル/グローバル・トーン・マッピング、色彩/色域管理も実行できます。これらの処理はすべて1回のメモリー・アクセスで実行されるため、システムの帯域幅(および消費電力)が大幅に削減されます。また、マルチメディア・パイプライン全体で最新のArm Frame Buffer Compression(AFBC)バージョン1.2がサポートされることも、性能とシステム帯域幅に大きなメリットをもたらします。Arm Display Solutionを構成するもう1つの中心的な要素となるのが、Arm CoreLink MMU-600です。MMU-600はMali-D71と組み合わせて4KBページ・メモリーで動作するように最適化されており、VRなどレイテンシの要件が厳しいアプリケーションにリアルタイム性能を保証します。Mali-D71はMIPI DSI以外にも、モバイル、タブレット、テレビ、ノートブックなどあらゆる種類のパネルに関する主要なディスプレイ規格をすべてサポートしています。

Mali-D71は、MIPI DSIのようなディスプレイ・シリアル・インターフェイスを介してディスプレイ装置に接続します。このインターフェイスは、4Kディスプレイで必要とされる帯域幅と速度をすべてサポートしている必要があります。MIPI DSI仕様は、「要求品質のきわめて高い画像や動画で鮮やかな色再現を可能にし、3次元コンテンツの送信もサポートしています」(https://www.mipi.org/specifications/dsi)。このMIPI DSIは、シノプシスDesignWare® MIPI DSI Controller IPのような高度に最適化されたIPを使ってアプリケーション・プロセッサまたはシステム・オン・チップ(SoC)に統合できます。

シノプシスのDesignWare MIPI DSI Controller IPは柔軟な設定が可能な完全検証済みIPで、受信したピクセル・データ(この場合はArm DPUから受信したもの)をMIPI DSIパケットに変換し、これをMIPI D-PHYリンク経由でエンベデッド・ディスプレイに送信します。このIPはデュアルリンクでの使用もサポートしており、超高解像度のモバイル・システムで必要な帯域幅も確保できます。また、VESA(Video Electronics Standards Association)DSC(Display Stream Compression)規格もサポートしており、4K解像度のデータ送信に必要な帯域幅を抑えることができます。

カテゴリートップ