バックナンバーはこちら

today&tomorrow

What's New in DesignWare IP?

2018 Mar. vol.109

DesignWare ARC Secure IP Subsystem

SoCインターフェイス

SoCへのハードウェア統合には、ARM® AMBA® AHB™インターフェイスを使用します。これ以外にUART、GPIO、ARM AMBA APB™インターフェイスなどのペリフェラルも統合されており、 組込み制御機能のコネクティビティを幅広くサポートします。

ホストからARC Secure IP Subsystemへの通信は、AHBインターフェイスを使用した共有メモリー、割り込み、または専用のUARTスレーブ・ペリフェラルで管理できます。

パワー・マネージメント

ARC Secure IP Subsystemはクロック・スイッチングをサポートしています。すべてのI/Oファンクションおよびプロセッサ・コアは、個別にクロックを停止できます。 I/Oファンクションのクロック停止(および再開)はソフトウェアで制御します。プロセッサはアイドル時にスリープ・モードに移行でき、任意の割り込みで復帰が可能です。

ホスト・プロセッサがサブシステム・ノードを完全に停止し、Vddのスイッチングをオフにした場合にサブシステム・ノードの消費電力は最小になります。

リファレンス・デザイン・サンプル

暗号アルゴリズム、およびサイドチャネル攻撃への対策としてSEMプロセッサ内部で使用する乱数「シード」を生成するには、真性乱数生成器(TRNG)が必要です。 シノプシスはNIST準拠レベルの異なる複数のTRNGをご提供していますが、このサブシステムにはシミュレーションおよびシステム・モデリングを容易にするリファレンスTRNG(モデル)が付属しています。

デモ・ボード

デモおよび評価用として、ARC EM Starter Kit(別途ライセンスが必要)をご用意しています(図3)。

画像

図3:ARC EM Starter Kit

embARC

シノプシスのembARC Open Software PlatformはARCプロセッサ・ベースの組込みソフトウェア開発者の生産性向上を支援するソリューションで、 無償およびオープンソースの包括的なソフトウェア群にオンラインで簡単にアクセスし、組込みアプリケーションのコード開発を容易に進めていただけます。 ウェブサイトembARC.orgからARCプロセッサにポーティング/最適化された各種デバイス・ドライバ、OS、ミドルウェアを無償でダウンロードできる他、各種ソフトウェア開発ツール、ドキュメントにもアクセスできます。 また、ARCベース・システム開発者同士で情報やノウハウを共有できるフォーラムもあります。

製品構成

  • IPLibインストール・ファイル(下記の内容)
    • シノプシスARChitectでユーザー設定可能なハードウェア(RTL)およびソフトウェア・ソース・コード
    • フロントエンド・ビュー一式
    • デザイン・テンプレートとして使用可能なデモ・アプリケーション
    • ARC EM IPLibインストール・ファイル
  • データブック(PDF)
  • リリース・ノート(PDF)
  • ARChitect(IPコンフィギュレーション・ツール)

シノプシスのIPコンフィギュレーション・ツールARChitect

シノプシスARChitectは、サブシステム内のすべてのIPを設定し、その設定内容に従ってRTLとソフトウェアを生成できる包括的なIPコンフィギュレーション環境です。 ほとんどのオプションは、コンフィギュレーション中に設定の妥当性がチェックされます(一部のオプションは生成時のみチェック)。このため、設定エラーを含んだままデザインを生成してしまうことがありません。 オプション設定画面では、現在の設定でIPを生成した場合の全体のゲート数がリアルタイムに表示されます。

拡張インターフェイス

ARC Secure IP Subsystemは標準のAHBおよびAPBバス・インターフェイスを利用して容易に拡張できます。たとえばシノプシスの豊富なDesignWare IPも、これらインターフェイスを介して接続できます。

もう1つの方法として、ARC SEMプロセッサのセキュアAPEXインターフェイスを利用してユーザー自身で定義した命令や既存のハードウェアをプロセッサに追加することもできます。

カテゴリートップ