バックナンバーはこちら

today&tomorrow

Technology Update

  • T&T HOME
  • Technology Update
  • デバッグの完全可視化によるハードウェア・バグの早期発見 HAPSのフィジカル・プロトタイピング・ハードウェア・デバッグ機能のご紹介

2017 Dec. vol.108

デバッグの完全可視化によるハードウェア・バグの早期発見
HAPSのフィジカル・プロトタイピング・ハードウェア・デバッグ機能のご紹介

シノプシス HAPS フィジカル・プロトタイピング担当スペシャリスト・コーポレート・アプリケーション・エンジニア Andy Jolley

画像(仮)

図3:VerdiとSiloti Data Expansion機能の利用例

HAPS GSVの発表当初は、予期しないDUTロックアップ(DUTの一部または全体が静的ステートに縮退する症状)の診断での利用を主に想定していました。しかし実際には、DUTクロックをHAPS DTDトリガーから細かく制御でき、非常に多くのサイクルにわたってステップ実行できるようになったため、すべての登録インスタンスをキャプチャすることにより、数千のデバッグ信号を事前に定義してもカバーしきれないDUTの領域への可視性が得られるような検証用途への導入が多く見られています。

この場合もHAPS DTDの重要性は変わりません。HAPS DTDでは数千ものデバッグ信号を使用できるため、単純なものから複雑なものまでトリガー・シナリオをすべて定義しておくことができます。そして目的の時点までHAPSシステム上のDUTをフル・システム速度で動作させます(それでも数日から数週間かかることがあります)。目的の時点に到達したらDUTのクロックを停止し、その後はステップ実行によって目的の時点のフル・システム・ステートを収集します。

このようにしてHAPS DTDおよびGSVを検証サイクルの早期に導入する例として、早期のRTLデバッグがあります。HAPSシステムの優れた動作速度を利用して目的の時点までRTLを動作させることで、シミュレーションでは到達できないところまで動作を進めることができ、しかも目的の時点ではシミュレータに匹敵する可視性が得られます。このようなケースでは、どの信号またはバスを検査すれば現在の問題を見つけることができるのかをRTL設計者が分かっていないことがあります。しかしさまざまなトリガ・シナリオを使用して複数のテストを実行でき、新規HAPSインプリメンテーションをビルドしなくてもDTDのすべての部分を表示できるため、デバッグが迅速化されます。ここではFPGAへの可視性が重要な要件となります。

これまで、IP/SoCの開発/検証プログラムにフィジカル・プロトタイピング・テクノロジがなかなか導入されなかったのは、実際のDUTに対する信号可視性がこれらの用途に対して不十分だったためでした。HAPSの既存のデバッグ機能を補完するHAPS DTDおよびGSVテクノロジが投入されたことにより、デバッグ・オプションの拡大、信号可視性の向上、サンプル容量の増大が実現し、より広範な検証への導入が可能になります。

画像(仮)

図4:HAPSのフィジカル・プロトタイピング・デバッグ環境

現在、IP/SoCプロバイダは製品をいち早く市場に投入するために開発および検証サイクルを前倒し(シフト・レフト)することが強く求められています。こうした中、フィジカル・プロトタイピング・テクノロジHAPSのデバッグ機能が最近強化されたことにより、エンドユーザーの「シフト・レフト」のニーズが満たされるようになっただけでなく、フィジカル・プロトタイピング自体も検証サイクルの早期段階でハードウェアRTLの早期デバッグに導入されるなど「シフト・レフト」の現象が起こっています。

フィジカル・プロトタイピングは今、大きな可能性を感じさせる時代を迎えています。

カテゴリートップ