バックナンバーはこちら

today&tomorrow

What's New in DesignWare IP?

2017 Dec. vol.108

組込みデザインの課題を解決するスーパースカラー・ミックスドシグナル・プロセッサ

シノプシス プロセッサ・プロダクト・マーケティング・マネージャー Michael Thompson

はじめに

エレクトロニクスは以前にも増して私たちの生活に溶け込み、効率や生産性の向上に寄与しています。プロセス・ノード、プロセッサ、組込みテクノロジの進歩により、私たちとデジタル世界の結びつきはますます緊密になっています。しかしこうした進歩の舞台裏で、組込み設計者は新製品開発において多くの課題に直面しています。これには、(1)クロック周波数とメモリー・アクセス・スピードの伸びが鈍化する中でいかにして高性能化要求に応えるか、(2)消費電力の制約がますます厳しくなる中でいかにしてアプリケーションの高機能化要求に応えるか、(3)ミックスドシグナル処理を必要とする組込みアプリケーションの増大にいかに対処するか、などが含まれます。これらの課題に効率的に対処するには、新しいタイプの組込みプロセッサ、すなわち非常に高い性能を備えながらも消費電力とのバランスに優れ、多くの組込みアプリケーションで不可欠となりつつある信号処理機能をRISC機能に統合した組込みプロセッサが必要となります。

組込みデザインの課題

プロセス・ノードが1世代進むだけでクロック周波数が2倍、消費電力が1/2になっていたのはもはや過去の話です。図1に示すように、ほとんどの組込みデザインでクロック周波数は1 GHz~2 GHz程度にとどまっています。現在も多少の高速化は続いていますが、消費電力とプロセスの制約があるため単純な高クロック化による性能の向上には限界があります。このことは、高性能化要求が続く組込みアプリケーションにおいて大きな課題となっています。

画像(仮)

図1:プロセッサ性能の推移(出典:researchgate.net

もう1つの大きな課題が、プロセッサとメモリーの性能格差です(図2)。プロセス世代が進んでも、メモリー・アクセス・スピード(図2の青線)はロジック・スピード(赤線)ほどには高速化しません。たとえば28 nmプロセス・ノードではロジックのクロック周波数は3 GHzを超えますが、メモリーのクロック周波数はベストケースでも1.4 GHzにとどまります。図2からも分かるように、メモリー・アクセス・スピードは頭打ちの状態が続いています。

画像(仮)

図2:プロセッサと組込みメモリーの性能格差(出典:semiwiki.com

プロセッサがいくら高速化してもメモリーにアクセスできなければ意味がないため、プロセッサ速度の上限は事実上メモリー・アクセス・スピードによって制限されます。

また、組込みデザインでは消費電力の制約があるため、クロック周波数をむやみに高くできません。特にバッテリ駆動アプリケーションでは、利用できる電力の上限はほとんど増大していないにもかかわらず、高性能化と多機能化の要求は右肩上がりで続いています。また、一見すると消費電力が問題とならないようなアプリケーションでも省電力化が求められることがあります。たとえば自動車ではオルタネーター(交流発電器)から十分な電力が供給されるように見えますが、自動車に搭載される電子部品の数が急増しているため、全体的な消費電力を考えると個々のモジュールで利用できる電力はそう多くありません。組込みアプリケーションの設計における消費電力の問題は今に始まったことではありませんが、デザインの複雑化に伴い、より複雑な問題となりつつあります。

こうした組込みデザインの課題に対処するには先進のプロセッサが必要ですが、プロセッサに対する要求も厳しさを増しています。信号処理が必要なデザインの場合、以前はDSPコプロセッサを追加していましたが、今では処理効率を高めるためにコプロセッサ機能をRSICプロセッサに取り込むようになっています。この機能統合によってデザインに含まれるプロセッサの数が減り、消費電力は削減されますが、RISCプロセッサで処理するタスクが増えるため、プロセッサにはより高い性能が求められることになります。

カテゴリートップ