バックナンバーはこちら

today&tomorrow

What's New in DesignWare IP?

2017 Dec. vol.108

組込みデザインの課題を解決するスーパースカラー・ミックスドシグナル・プロセッサ

シノプシス プロセッサ・プロダクト・マーケティング・マネージャー Michael Thompson

課題への対処

これらは確かに大きな課題ではありますが、最新の組込みプロセッサにはこうした課題への対処に役立つ機能が備わっています。組込みデザインのクロック周波数は伸びていませんが、最新の組込みプロセッサはIPC(1クロックあたりの実行命令数)が大きくなっているため、性能自体は向上を続けています。複数の命令を並列に発行、実行するマルチスレッディング機能を追加すると、クロック周波数はそのままでプロセッサ性能を引き上げることができます。その他の高速化手法として、対称型または非対称型マルチコア・プロセッサの利用もあります。これらのアプローチは、より多くのタスクを並列に実行することで性能とスループットを向上させます。

しかし1クロックあたりの処理量を増やしてもメモリー・アクセス・スピードの問題は解決できません。メモリー・アクセス・スピードとロジック・スピードの格差拡大の影響を最も大きく受けるのは、パイプラインの1ステージでしかメモリーにアクセスできないプロセッサです。28 nmプロセスの場合、ベストケースでのプロセッサの最大クロック周波数はメモリー・アクセス・スピードの制約を受けるため約1 GHzにとどまります。このように1サイクルでメモリーにアクセスするプロセッサの場合、クロック周波数の限界を打ち破る方法はほとんどありません。2サイクル以上でメモリーにアクセスできる最新の高性能組込みプロセッサなら、メモリーをバンク構成にして並列にアクセスできます。2サイクルでメモリーにアクセスするプロセッサはメモリーの2倍の速度で動作させることができ、最先端ノードに限らずあらゆるプロセス・ノードでより高いクロック周波数を達成できます。

しかしマルチコア・プロセッサの使用によるIPCの向上や、マルチサイクル・メモリー・アクセスを利用したプロセッサ動作周波数の向上といった方法でプロセッサ性能を引き上げると消費電力が増大するため、ほとんどの組込みデザインで問題が生じます。このため、組込みプロセッサの設計では以前のようにトランジスタを詰め込んで性能とスループットの問題を解決するという手法は通用しなくなっています。性能の向上には必ず消費電力の増大が伴うため、消費電力とのバランスをとりながら性能を引き上げていく必要があります。このため、近年では組込みプロセッサは単なる性能や消費電力ではなく性能効率が重要な評価指標となっており、新しい組込みプロセッサを設計する際にはマイクロワットあたり性能(DMIPS/µW、CoreMark/µWなど)が重視されるようになっています。性能と消費電力のバランスを最適化することで、組込みアプリケーション設計者は消費電力の増大を最小限に抑えて高いプロセッサ性能を利用できるようになります。

もちろん、性能効率は組込みプロセッサの消費電力削減に向けた取り組みの1つでしかありません。最近の組込みプロセッサは消費電力を設計者がきめ細かく制御できるようになっています。パワー・アイランドを作成してプロセッサの消費電力を動的に制御できるため、システム・オン・チップ(SoC)の消費電力を目標値まで削減することができます。また、命令セットとコンパイラも長足の進歩を遂げており、組込みコード密度が向上しています。組込みコードのサイズを10%削減するとメモリー要件が緩和され、多くの場合、プロセッサが消費するよりも多くの電力を節約できます。

新しいスーパースカラーARC HS4xファミリ

シノプシスは2013年に高性能プロセッサとしてDesignWare® ARC® HS3xファミリを発表し、数多くの採用実績を獲得してきましたが、その後も設計の課題は厳しさを増しています。そこで、シノプシスは現在の組込みデザインの課題に対処するためARC HS4x/Dファミリ(HS44、HS45D、HS46、HS47D、HS48)を新たに発表しました。このファミリは、組込みアプリケーションに最適化した2命令同時発行パイプラインを採用しています(図3)。これにより、ミックスドシグナルHS4x/DファミリはHS3xファミリに比べRISC性能で25%、信号処理性能で2倍の高速化を実現しつつ、消費電力と面積はわずか15%の増大にとどめています。HS4x/DファミリはHS3xファミリとの完全な互換性を備えつつ、2サイクルのメモリー・アクセスをサポートしており、28 nmプロセスでは最大2.2 GHzのコア・クロック周波数を達成できます。HS45DとHS47Dは150種類のDSP命令をサポートし、RISC、DSPともに非常に高い性能を発揮します。HS4xコアは使いやすさにも配慮されており、RISCとDSPの機能をいずれもC/C++で効率よくプログラムできます。これをシノプシスARC MetaWareコンパイラでコンパイルすると、HS4xコアの2命令同時発行機能を自動的に利用して最大限の性能を引き出すことができます。

画像(仮)

図3:新しい組込みプロセッサ・ファミリーARC HS4x/D

まとめ

エレクトロニクスの世界は急速に変化し、私たちの身のまわりには画期的な機能があふれるようになっています。テクノロジは今後も進歩を続け、私たちとデジタル世界の結びつきはますます緊密で自然なものとなり、効率と生産性が向上し、人と人のつながりが改善されていくと考えられます。しかしこうした進歩の舞台裏で組込み設計者は多くの課題に直面しており、消費電力という逃れられない制約の中でこれまで以上の高性能化と高機能化を実現するために、新しいアプローチが求められるようになっています。こうした組込みデザインの課題に対処して新時代のエレクトロニクス製品を実現するには、シノプシスが発表したHS4x/Dファミリのように、消費電力の制約を満たしながらSoCの性能と機能の要件を達成できる最先端の組込みプロセッサが必要です。

消費電力の制約を満たしながらSoCの高性能化と多機能化を実現できるシノプシスARC HS4xおよびHS4xDプロセッサの詳細は、Webセミナー「High-Performance Mixed-Signal Processing for Emerging Embedded Applications」をご覧ください。

カテゴリートップ