バックナンバーはこちら

today&tomorrow

Technology Update

2017 Aug Summer vol.107

マルチFPGA環境で信号の同期分配を自動化するHAPS ProtoCompiler

著者:シノプシス HAPSプロトタイピング・ソリューション Christoph Kuznik、Rutger Carlsson

Prototyping Newsletter購読のお申し込みはこちら

概要

マルチFPGA環境でプロトタイプを正しくセットアップするには、タイミング・クリティカルな信号を同期分配することが全体的な信号の遅延と波形品質の観点から特に重要です。しかし開発サイクルの途中でデザインの分割が変更されるたびに分配を評価し直して信号およびその負荷を正しく同期するのは非常に大変な作業です。

本稿では、マルチFPGA環境における信号の同期分配を自動化するHAPS ProtoCompilerの機能を使用してこの作業を容易化する方法についてご説明します。ここでは、この機能の最も一般的な用途であるリセット信号の同期について取り上げます。使用するのはHAPS ProtoCompilerの新しいPCFコマンドreset_synchronizeです。

はじめに

複数のFPGAに分割したデザインで信号を同期分配する例として、ここでは最も一般的なシステム・リセット信号の分配について見ていきます。

リセット信号は高ファンアウトのネットで、クロック・ネットと同様にバッファ・ツリーを使用してFPGAデバイス内に分配されます。このためバッファ・ツリーの深さに応じた挿入遅延が発生し、これによってリセット・ネットワークのスキューが生じます。リセットを確実に解放するには、デザインのすべてのフリップフロップを適切なクロック・ドメインに同期させること、そして同じクロック・サイクル内にリセットが解放され、どのフリップフロップでもタイミング・エラーが発生しないようにリセット信号を分配することが必要です。リセット信号をアサートするタイミングはそれほど厳密でなくてもかまいませんが、リセット信号の解放は例外なくタイミング・クリティカルなイベントであるため、リセット信号の同期は非常に重要な課題となります。

カテゴリートップ