バックナンバーはこちら

today&tomorrow

What's New in DesignWare IP?

2017 May Spring vol.106

PCI Express 4.0ドラフト0.7とPIPE 4.4仕様〜設計者にとっての意義

シノプシス シニア・テクニカル・マーケティング・マネージャー Richard Solomon

PCI Express®(PCIe®)規格は長い間、PC、ネットワーキング、ワークステーションなどのアプリケーションで使用されてきました。しかし今では、高信頼性、低消費電力、低レイテンシ、そして2.5 GT/s~16 GT/sのスケーラブルな帯域幅など多くの利点により、ストレージ、クラウド・コンピューティング、モバイル、車載機器などへの採用が拡大しています。PCI-SIGは2011年11月にPCIe仕様の最新バージョンとなるPCIe 4.0 16 GT/s(Gen4)を発表しました。しかし本格的な仕様策定の取り組みが始まったのはその約2年後のことで、現在はPCIe 4.0ドラフト0.7仕様がPCI-SIGメンバーに対してリリースされた段階です。これにより、システム・オン・チップ(SoC)設計者はPCIe 4.0 16 GT/s仕様への対応を急ぐ必要が出てきました。また、PCIeドラフト0.7仕様の発表直後に、補完的なPIPE 4.4仕様もIntel社から公開されました。本稿ではこれらのリリースの概要、およびPCIe 4.0デザインの開発に着手するには今が絶好のタイミングである理由についてご説明します。

ドラフト0.7リリースの重要性をご理解いただくために、まずPCI-SIGの仕様策定プロセスとこれまでのPCIe 4.0リリースの流れについてご説明します。PCI-SIGの仕様には、重要な通過点となる5つのリリースがあります。

  • ドラフト0.3(コンセプト):このリリースは全体的なアプローチと目標を記述したもので、詳細はほとんど含まれません。PCIe 4.0に関しては、シグナリング・レートを16 GT/sとすること、PCI 3.0 8 GT/sモード用に開発した128/130符号化方式を継承すること、完全な後方互換性を維持することなどを盛り込んだドラフト0.3が2014年2月にリリースされました。
  • ドラフト0.5(ファースト・ドラフト):このリリースではアーキテクチャ要件が完全に定義されます。ドラフト0.3に記載されたすべての目標に対してその達成の道筋を示す必要があります。PCIe 4.0ドラフト0.5仕様は2015年2月にリリースされました。
  • ドラフト0.7(完全ドラフト):このリリースでは、すべての機能要件と方法が定義される必要があります。このリリース後に新しい機能が仕様に追加されることはありません。このドラフトのリリース前に、テスト用シリコンを使用して電気的仕様のバリデーションを実行する必要があります。PCIe 4.0では、PCI-SIGワークグループのメンバーにシノプシスとMellanox社からそれぞれ独立したインプリメンテーションが提供されました。PCIe 4.0ドラフト0.7は2016年11月15日にリリースされました。
  • ドラフト0.9(最終ドラフト):このリリースにより、PCI-SIGメンバー企業はIPの内部レビューを開始できるようになります。このリリース後の機能変更は認められません。
  • 1.0(最終リリース):最終的に確定した仕様です。これ以降の仕様変更および拡張はそれぞれエラッタ文書およびECN(Engineering Change Notice)によって行われます。

過去のバージョンのPCIe仕様では、最新仕様をいち早く採用しようとする場合、ドラフト0.5が発表された段階で設計を開始するのが一般的でした。この段階では、新しく定義された帯域幅に基づいてアプリケーション・ロジックを構築することも不安なく行え、場合によっては新しいプロトコル機能に合わせた開発を開始するケースもよく見られました。しかしドラフト0.5の段階ではまだ実際のPCIeプロトコル層のインプリメンテーションが変更される可能性が高く、インターフェイスIPを外部調達ではなく内製しようとする場合はなかなか開発に踏み切ることができません。

カテゴリートップ