バックナンバーはこちら

today&tomorrow

Industry Trend

  • T&T HOME
  • Industry Trend
  • マルチレベルの物理階層フロアプランニング―2階層のみのフロアプランニングに対する優位性

2017 Jan Winter vol.105

マルチレベルの物理階層フロアプランニング
―2階層のみのフロアプランニングに対する優位性

シノプシス テクニカル・マーケティング・マネージャー Steve Kister

MIBのピン配置に関しては、すべてのインスタンスでピン配置が同じになるようにツールのピン配置アルゴリズムが最適なピン配置を決定します。また、ピン配置を実行すると階層全体にMIBを含むすべてのサブチップのフィードスルーが作成されます(図6)。このグローバル・ルータ・エンジンはMIBを横切るフィードスルーをプランニングし、フィードスルーの再利用および未使用のフィードスルーのタイオフを決定します。

IC Compiler IIによるピン割り当てとフィードスルー作成の結果

図6:IC Compiler IIによるピン割り当てとフィードスルー作成の結果

ピン配置が完了したら、IC Compiler IIは階層インターフェイスにおける最適なタイミングを推定し、サブチップに対するタイミング・バジェットを作成します。ほとんどのEDAツールのバジェット機能では、サブチップのプライマリ階層のI/Oピンに適用されるタイミング制約が作成されます。バジェット機能で作成された制約のI/O遅延は、サブチップの親に存在するタイミング・パス・セグメントを表します。このため、サブチップ設計者はそれぞれのプライマリI/Oピンで見える外部タイミング環境をモデリングすることによって「フラットな」サブチップの配置と最適化を実行できます。しかしこれでは、親レベルで見えるサブチップ・ピンの内部タイミング環境をモデル化できません。子サブチップに存在するタイミング・パス・セグメントを表す制約はありません。IC Compiler IIの先進のバジェット機能はフルチップ内のすべての子インターフェイス・ピンに対するタイミング制約を作成し、中間レベルのサブチップに対しては親および子インターフェイス、そして最下層のサブチップにはプライマリ・ピンを作成します。デザイン全体の配置と最適化は分散方式でコンカレントに実行されます。

デザインが成熟して各種サブチップのクロージャを達成できたら、チームは物理的に変更可能なサブチップと変更不可能なサブチップを指定できます。これは、設計チームが現在のネットリスト・データを新しいネットリスト・ドロップで更新する必要が生じた場合に役立ちます。たとえば新しいネットリスト・データでは、合成によって生成されるロジックが増大するためにサブチップのサイズを大きくしなければならないことがあります。IC Compiler IIは、フルチップ・コンテキストおよび変更可能なサブチップと変更不可能なサブチップを考慮しながらフロアプランをインクリメンタルに更新します。

これにより、異なるデザイン階層に波及する変更の交渉に費やされる無駄な設計時間が最小限に抑えられます。プランニングまたはインプリメンテーション・フローのどの時点でも、設計チームは対話形式の環境を利用してデザインの任意の階層をフルチップ・コンテキストで表示、解析でき、人手で編集することができます。たとえば複数の階層にまたがるタイミング・クリティカルな信号を人手で配線することもできます。IC Compiler IIでは、レイアウト編集ウィンドウでフルデザインを開くことができます。最上位のみを表示するか複数の階層を表示するかは、ユーザーが選択できます。

複数の階層を表示する場合、設計チームはあたかもフラット型デザインのように対話形式で配線を実行できます。対話形式の配線が完了すると、IC Compiler IIは自動的に配線を子レベルにプッシュダウンして階層ピンを追加します(図7)。

対話形式のマルチレベル配線編集

図7:対話形式のマルチレベル配線編集

現在のデザインには、マルチレベルの物理階層プランニングおよびインプリメンテーション・メソドロジが必要です。ところが2つの物理階層までしか扱えないEDAツールではマルチレベルの階層プランニング・タスクをインプリメントするのが困難で、厳しいテープアウト・スケジュールの中でデザインの面積、機能、結果品質の妥協を余儀なくされることがしばしばです。シノプシス開発したIC Compiler IIは新しいデータ・モデルを採用しており、マルチレベルの物理階層フロアプランニングを自動化するのに必要なインフラストラクチャを提供します。IC Compiler IIのこの自動化機能により、設計チームは最短期間で最高の結果品質を手にすることができます。

詳細はこちらをご参照ください。

著者紹介

Steve Kister:シノプシス、デザイン・グループ所属のテクニカル・マーケティング・マネージャーとして配置配線デザイン・プランニング・ツールのサポートを担当。ASIC設計およびEDA業界で35年の経験があり、ここ20年はシノプシスに勤務。デブライ工科大学(アリゾナ州フェニックス)にて電気工学技術の学士号を取得。

カテゴリートップ