バックナンバーはこちら

today&tomorrow

Customer Spotlight

  • T&T HOME
  • Customer Spotlight
  • スマートなコネクテッド・マシンとネットワークの未来(IC Compiler IIテクノロジ・シンポジウムのMovidius社基調講演より)

2017 Jan Winter vol.105

スマートなコネクテッド・マシンとネットワークの未来(IC Compiler IIテクノロジ・シンポジウムのMovidius社基調講演より)

シノプシス コーポレート・コミュニケーションズ・ストラテジ担当ディレクター Mike Santarini

従来の画像処理は、イメージ・センサー・パイプライン経由でカメラから取り込んだ画像をプログラマブル・プロセッサに渡してコンピュータ・ビジョンを実行していました。「当社は問題を複数の部分に分割し、これらすべてをより柔軟な方法で1つにマージしました。イメージ・センサー・パイプラインは一連の柔軟なブロックでインプリメントしており、パイプラインの任意のステージでの入出力が可能です。このパイプラインではあらゆる種類のビジョン処理アルゴリズムを実行できます。当社にとって、画像処理もビジョン・センシングも人工知能もすべて同じです」。

Myriad 2は独自設計のオンチップ・ベクター処理ブロック・アレイ、スケジューリング用の内部CPU、詳細なカスタマイズ用のユーザー・プログラマブルCPUを内蔵しています。また、このVPUはUSB3、UART、12レーンの高速MIPIなど多くのインターフェイスを備えています(図2)。

Movidius社Myriad 2 MA2x50の独創的かつ洗練されたアーキテクチャ

図2:Movidius社Myriad 2 MA2x50の独創的かつ洗練されたアーキテクチャ

Brown氏によると、28 nmプレーナ型プロセスでインプリメントしたこのデザインには、20を超える独立したパワー・アイランドがあると言います。同社の設計チームは、このVPUのフィジカル設計にシノプシスのIC Compiler IIを使用しました。

「シノプシス社とMovidiusは、長年にわたり多くのチップで協業関係を続けてきました。これまで両社が協力して成功させたテープアウトは数知れません。特にIC Compiler IIを導入してからは、以前なら1週間ほどかかっていたデザイン変更を1日以内でインプリメントできるようになりました。IC Compiler IIのおかげでTATは1/10に短縮されています」。

IC Compiler IIプラットフォームのコンカレント・クロック/データ(CDD)最適化機能を利用することで、クロック・ツリーの消費電力を抑えながらタイミング・クロージャまでの期間も短縮できたとBrown氏は述べています。

このデザインにより、同社は非常に精巧なアーキテクチャを6 mm角のフリップチップ・パッケージに収めることに成功しました。「これだけのものを小型のフリップチップで実装したことに、顧客からは驚嘆の声が上がりました。これまで当社がAR/VR、ドローン、監視カメラで成功できた理由の1つに、チップの実装に必要なPCB面積を非常に小さく抑えてきたことが挙げられます。今後、人工知能アプリケーション向けSoCにはさらなる小型化、高性能化、効率化の可能性が大いにあると考えています」。

著者紹介

Mike Santarini:シノプシス コーポレート・コミュニケーションズ・ストラテジ担当ディレクター。以前はXilinx社に8年間在籍し、コンテンツ・ストラテジストとしてXcell JournalおよびXcell Software Journalの発行人を務める。Xilinx社入社前は業界誌のEE Times、EDN、Integrated Systems Designで14年間にわたってEDAおよび半導体業界に関する報道に従事。

カテゴリートップ