Digital Design

• DD-1

  最高品質なRTL作成が設計収束にかかる期間を最短にする! -RTL Architect 活用編-

  ●講演者

  

  日本シノプシス合同会社

  デジタル・デザイン・グループ
  シニア・マネージャ

  井上 恒司

  

  日本シノプシス合同会社

  カスタマー・サクセス・グループ
  スタッフ・アプリケーション・エンジニア

  佐藤 実

  ●セッション概要

  先端ノードを用いた複雑な設計 (AI、車載システム、通信など) では、インプリメンテーション・ツールを限界まで使っても性能/消費電力/面積（PPA）の目標達成は容易ではありません。フロントエンド・チームは最適なアーキテクチャを迅速に探索し、PPA改善のためにRTLの品質を劇的に高めるというプレッシャーにさらされています。しかし既存のRTL品質改善ソリューションは、目的ごとにポイント・ツールを使用し工程が分断されているためインプリメンテーションとの乖離が発生し、その結果、目標が達成できず再度RTLの変更まで戻る場合がありました。
  本セッションでは、RTL開発サイクルを大幅に削減し、インプリメンテーションのリスクを大きく軽減する業界初のRTL設計収束システム RTL Architectの概要、ツールの実行および解析の手順、RTLの問題点の解析と品質向上に役立つ機能をデモを交えてご紹介します。

  ●関連するツール/ソリューション

  RTL Architect

  • シノプシス技術セッション
• DD-2

  PrimePower RTLによる低消費電力RTL設計フロー構築の取り組み

  ●講演者

  

  株式会社ソシオネクスト

  グローバル開発本部 バックエンド開発部

  疋田 真大 様

  ●セッション概要

  LSIの微細化により大規模化や高速化が進み、LSIの消費電力が増大する課題が顕在化してきました。
  低消費電力化に対して、回路の抽象度が高い設計フェーズでの対策がより電力削減に対して効果があるため、RTL設計段階での対策が重要になってきています。
  しかし、設計現場では合成やレイアウトのフェーズで詳細な電力解析をすることが多く、RTLにフィードバックをかけても日程の観点から大幅なRTL修正の対策が難しくなっています。
  そこでRTLから1 Stepでの電力解析を可能とするPrimePower RTLを導入し、RTL設計時に低消費電力対策を実現する設計フローを構築しました。
  これにより、ASICベンダーであるソシオネクストではお客様の製品仕様に対して、低消費電力対策を考慮したRTL設計に取り組んでいます。
  本セッションでは低消費電力を実現するPrimePower RTLの適用事例をご紹介します。

  ●関連するツール/ソリューション

  PrimePower RTL

  • Shift Left
  • ユーザー事例
• DD-3

  設計に新たなイノベーションをもたらすインプリメンテーション・テクノロジ

  ●講演者

  

  Synopsys, Inc.

  Digital Design Group
  Applications Engineering
  Director

  Karthik Kalpat

  ●セッション概要

  今日のSoC設計者は、多岐にわたる複雑性に対処しなければなりません。デザインの大規模化、厳しいワットあたり性能が求められる特定領域に固有のアーキテクチャ、最先端プロセス・ノードによってもたらされる厳格なフィジカル・デザイン要件などが代表的なものですが、さらにこれらをより短期間で解決しなければなりません。そのためには、デジタル・インプリメンテーション・ツールやフローの弛まぬ進化が不可欠です。本セッションでは、設計に新たなイノベーションをもたらすFusion CompilerならびにIC CompilerⅡの最新のテクノロジ・アップデートをシノプシスのR&Dよりご説明します。

  ●関連するツール/ソリューション

  Fusion Compiler, IC CompilerⅡ

  • シノプシス技術セッション
• DD-4

  機械学習を活用したディジタル設計のブレイクスルー
  ～ ルネサスでのDSO.ai活用事例 ～

  ●講演者

  

  ルネサス エレクトロニクス株式会社

  IoT・インフラ事業本部 共通EDA技術開発統括部 デジタル設計技術部 インプリメンテーション技術課
  技師

  小泉 弘明 様

  ●セッション概要

  近年の車載用システムLSIには、自動運転の実現に向けて多機能・高性能が求められていますが、同時に消費電力を極力抑えるという、相反する要求を満たす必要があります。そのため、そのディジタル設計フローは非常に複雑になり、最適なPPA（Performance, Power, Area）の導出が困難になってきています。ルネサスは、このような複雑な設計フローに機械学習を活用し、求められるPPAを短期間で実現する新たなアプローチをシノプシスと共同で開発してまいりました。本発表では、最先端プロセスの複雑なフローでの大きな課題であるEDAツールのパラメタ調整に着目し、パラメタを自動調整するDSO.aiを車載LSI用の最新CPUコア開発に活用し、今まで想定していなかった斬新なパラメタ設定の発見によるPPAの改善に貢献した事例をご紹介いたします。

  ●関連するツール/ソリューション

  DSO.ai, Fusion Compiler

  • AI
  • ユーザー事例
• DD-5

  ソニーにおけるDSO.ai活用事例とPPAの価値最大化に向けての取り組み

  ●講演者

  

  ソニーLSIデザイン株式会社

  デザインソリューション技術部門
  設計技術開発部 1課
  統括係長

  志岐 武宣 様

  ●セッション概要

  昨今、最適化ツールの高機能化により、オプションやコマンドの数は増大し、さらに設計手法とテクノロジを組み合わせると、選択肢は無数に存在します。
  そうした中、ソニーでは、イメージセンサ製品開発に向けた独自のメソドロジ開発によりPPAの価値最大化に取り組んでいます。
  そこでは、ターゲットを満たす選択肢の探索にかかる期間と工数の増大が大きな課題となっており、最適な選択肢を迅速に導き出す手法の確立が必要不可欠です。
  今回、AI/MLを用いて設計フロー・設定の最適な選択肢を効率よく探索するDSO.aiを活用することにより、より少ない工数でより良い結果が得られることを確認いたしました。
  その事例を紹介するとともに、さらなるPPAの価値最大化に向けた今後の取り組みについてもあわせて紹介いたします。

  ●関連するツール/ソリューション

  DSO.ai, IC CompilerⅡ

  • ユーザー事例
• DD-6

  シノプシス3DIC Compilerとアンシス社のAnsys Multiphysics Analysisが実現する
  マルチダイ2.5/3Dシステム

  ●講演者

  

  日本シノプシス合同会社

  デジタル・デザイン・グループ
  シニア・アプリケーション・エンジニア

  Wenpo Zhang

  

  日本シノプシス合同会社

  カスタマー・サクセス・グループ
  シニア・スタッフ・アプリケーション・エンジニア

  粂田 寛治

  ●セッション概要

  ムーアの法則の維持が限界に近づき、シリコンのコストの上昇に伴い、大規模なSoCを小面積のチップレットに分割して3次元に積層していく開発方法が現実的な解決策として浮上しています。2.5D技術によって短いインターポーザでCPUやGPUあるいはTPUに直結させた積層DRAMから成る広帯域メモリーは、パフォーマンスとコストを劇的に改善します。技術革命の鍵を握るのは3Dで、CPU、GPU、ロジック、メモリーなどを複数のレイヤに積み上げて、シリコン・システムを構築していく必要があります。本セッションでは、2.5Dならびに3Dのデザインを可能にするエンドtoエンドの設計/解析ソリューションをご紹介します。

  ●関連するツール/ソリューション

  3DIC Compiler

  • シノプシス技術セッション