さらに進化した最先端検証ソリューションVerification Continuumプラットフォーム

Synopsys, Inc.
Verification Group
Marketing and Business Development
Director  David Hsu

Verification Continuumは、機能検証、デバッグおよびソフトウェアの早期立ち上げのあらゆる局面に対応する完全な検証プラットフォームです。このプラットフォームには、業界最速エミュレーション・ソリューション ZeBuをはじめ、すべての検証カテゴリで業界をリードするシノプシスの各種検証テクノロジが統合されています。機能検証の課題が増え続ける現在、このプラットフォームは、クラウド、機械学習、5G、自動車、AI向けデザインにも画期的な検証ソリューションをご提供します。
Verification Continuumプラットフォームは、業界最速の各種検証エンジンで構築されており、最新バージョンではそれらを緊密にネイティブ統合することにより、最大5倍の検証パフォーマンスを実現しています。直近では、設計/検証工程の中でツール需要がピークになる時期に合わせて柔軟にツール・アクセスを拡張できるパブリック・クラウド上で、大規模デザインの全設計/検証工程を実行した例も登場しています。
本セッションでは、以下のような最新テクノロジを中心にご紹介します。

•10億サイクルものソフトウェア・ワークロードに対してエミュレーション・ベースの電力解析を実現するZeBu Power Analyzer
•C/C++アルゴリズムとRTL間のフォーマル検証スピードを、これまでのテクノロジよりも100倍以上高速化するVC FormalのDatapath Validationアプリケーション
•ASICデザインをその後の設計サービスおよび生産プロセスにハンドオフする前に、デザインが設計品質要件を満たすことを保証するSpyGlass Design Handoff Kit

【関連する製品】Synopsys Verification Software Tools (VCS, VIP, SpyGlass, VC Formal, Verdi, ZeBu Power)

フォーマル・アプリケーションを活用したRTL検証効率向上の取り組み

パナソニック デバイスシステムテクノ株式会社
基盤・商品開発センター 基盤技術開発部 デジタルEDA課
主任技師　竹田津 弘州 様

近年のLSI開発における高機能化・仕様の多様化により、RTL設計の機能・論理検証が複雑化し、検証不足による回路不具合発生リスクの高まりが課題となっています。
RTL検証技術の一つであるフォーマル検証は、従来のRTLシミュレーションに比べ、テストベンチを必要とせずに網羅的な検証が可能であることから、RTL検証の効率化及び品質の向上につながる技術です。
また、フォーマル検証ではさまざまなアプローチで効率化につなげることが可能ですが、弊社ではシノプシス社のフォーマル検証ツールVC Formalのアプリケーション（Apps）を活用し、フォーマル検証技術の社内への普及・展開に取り組んでいます。本セッションでは、その取り組み内容とSoCレベルでの接続性の検証Apps（CC-Apps）を用いた事例をご紹介します。

【関連する製品】VC Formal

ZeBu AMBA Monitorを活用したメモリ帯域性能の見える化の実現紹介

富士ゼロックス株式会社
エレクトロニクス開発部 コントローラＨＷ開発統括グループ
橋本 貴之 様

システム全体のメモリ帯域評価をシミュレーションで行う場合、回路規模やテスト・シナリオの長さにより、多くの時間がかかってしまいます。また要求性能を満たしているか判断するため、ログや波形の確認にさらに多く工数を必要とします。このような点を課題に感じている検証エンジニアの方も多いのではないでしょうか。
富士ゼロックスでは、ZeBuエミュレータを用いてテストの実行時間効率化を図りました。さらに、ZeBu AMBA Monitor及びVerdi Performance Analyzerを活用したメモリ帯域性能の見える化、評価の効率化を実現しました。
本セッションでは、富士ゼロックスが環境構築にかけた工数や、実際に運用した際の実行時間、テクニック及び実際に使用して感じたことなどをご説明します。

【関連する製品】ZeBu, ZeBu AMBA Monitor, Verdi Performance Analyzer, Verdi Protocol Analyzer

ルネサスにおける設計早期からの高精度な消費電力解析を実現するPowerReplay適用事例紹介

ルネサス エレクトロニクス株式会社
共通EDA技術開発統括部 デザインメソドロジ部 設計メソドロジ技術課
技師　寺山 俊明 様

チップの消費電力目標を達成するためには、従来のように最終ネットリストで消費電力を解析するのではなく、チップ設計の早い段階で高精度に電力解析を行うことが必要です。
高精度な電力解析を行うためには、ゲートレベル・シミュレーション結果が必要です。しかしながら、設計初期にはゲートレベル・シミュレーション環境を準備できず高精度な電力解析ができない、大規模デザインではゲートレベル・シミュレーションの実行時間が非常に長く、設計期間中に電力目標が達成できたか把握できない、という課題があります。
ルネサスでは、PowerReplayを使用することで RTLシミュレーション結果を元に高精度なゲートレベル・シミュレーション結果を容易かつ短時間に作成可能なことを確認し、製品設計に適用しています。
本報告では、PowerReplayの導入評価結果と製品設計適用時に解決してきた課題についてご紹介します。

【関連する製品】PowerReplay

ExecManを用いたVCS-FineSim DKI AMS統合検証環境の構築事例

東芝メモリ株式会社
設計技術推進部 設計技術第二担当
担当　澤田 和直 様

BiCS FLASHTMの制御にはアナログ・デジタルの混在した回路が多数使われており、Mixed Signal Simulationによる検証が必要です。また、BiCS FLASHの積層化が進み、制御回路は高機能・高性能化しています。そのため、デザイン規模やベクタ数の増大によって検証量は増加の一途をたどっており、長短のあるJobの効率の良い管理が必要となります。そこで今回、VCS-FineSim DKI AMSとVC Execution Manager (ExecMan) を導入し、DKI接続によるユーザビリティの向上、大量のAMS Simulation Jobの管理、ExecManからVerdiやCustom WaveViewを起動することで、素早いデバッグが可能な環境を実現しました。本セッションでは、東芝メモリにおける立ち上げのポイントや、効果・課題についてご紹介します。

【関連する製品】VC Execution Manager, VCS-FineSim DKI AMS, Verdi, Custom WaveView, SpyGlass Lint/CDC

非同期問題撲滅への挑戦

ソニーLSI デザイン株式会社
第１設計部門 システムレベル設計部
鈴木 雄三 様

日本シノプシス合同会社
ベリフィケーション・グループ
フィールド・アプリケーション・エンジニア　大森 康弘

ソニーLSIデザインでは2006年から非同期検証改善の取り組みをしており、一度は非同期問題の撲滅に成功しました。しかし、近年様々な要因により非同期問題発生のリスクが高まってきています。この要因は複数あり、その一つが膨大な非同期解析結果を短期間で判断することによる見逃しであることがわかりました。本セッションでは、この対策である疑似エラー撲滅の取組をご紹介します。併せて、残る非同期検証の課題もご紹介します。

【関連する製品】SpyGlass CDC