Program プログラム

Custom Design & AMS

英語セッションには日本語同時通訳があります
  •  
  • Implementation
  • Timing Signoff
  • Automotive Quality,Functional Safety,Manufacturing Test
  • Verification Continuum
  • Verification Continuum (FPGA & Prototyping)
  • Custom Design & AMS
  • Software,Security,Quality
08:30
受付開始
ぜひお早めにご来場ください
8:30〜9:00 コンチネンタル・ブレックファーストをご用意してお待ち申し上げております。
09:2009:30
開会のご挨拶
日本シノプシス合同会社
社長 藤井 公雄
アドバイザリー委員長ご挨拶
パナソニック デバイスシステムテクノ株式会社
基盤・商品開発センター 基盤技術開発部
基盤技術開発部長 兼 EDAテクノロジーオーナー 柴山 晃徳 氏
09:3010:50
K-1
最先端設計 / 検証技術について

シノプシス Fusionプラットフォームが実現する最高の結果品質と開発期間短縮

車載、AI、5G通信、仮想/拡張現実などのアプリケーションの進展に伴い半導体業界の様相は変わりつつあります。Design Fusion、ECO Fusion、Signoff Fusionからなるシノプシスの新しい設計プラットフォーム技術をご活用いただくことにより、先進の製品開発に携わる企業各社では、最短の開発期間で最高の結果品質を達成することが可能となります。本セッションでは、これらのテクノロジが達成した結果例をデザインデータを元にご紹介しつつ、この新しいプラットフォーム技術によって実現できる想定以上の成果についてご説明します。
Synopsys, Inc.
Design Group
Sr. Director of Marketing Sanjay Bali

総合的な開発効率、品質、コスト削減を向上させるマシン・ラーニング・ベース検証

全体的な開発効率の向上や開発期間目標達成に直結する2つのキーファクターは、問題点の特定/診断/適切なチームへの対処依頼/修正/更新というトリアージ・サイクルでバグや欠陥を取り除いていけるかどうか、開発フロー全体を通して収集されるデータを予測することができるかどうかという点です。検証にマシン・ラーニングを活用することによって、製品品質の向上、結果予見性、TAT、そしてコストの面で大きな成果があり、開発効率全体を大幅に向上させるという目標達成に大きな成果がありました。シノプシス社内やお客様で実施したケース・スタディを交えてご紹介します。
Synopsys, Inc.
Verification Group
Group Director, R&D Arun Venkatachar
【セッション】 キーノート
【カテゴリ】 Machine Learning/AI関連
11:0511:45
CD-1
高信頼性ミックスド・シグナル・デザインのための検証環境 ~シノプシスの最新情報をお届けします!
Synopsys, Inc.
Design Group
Director Marketing Geoffrey Ying
最新のオートモーティブ向けSoCやFinFETなどアドバンス・ノード・ベースのデザインは急速に複雑化/高機能化が進んでいます。このようなデザインは、厳しいボード設計制約や過酷な動作環境を前提としているため、堅実な高信頼性解析が益々重要になってきています。本セッションでは、高信頼性解析に向けた最新のシノプシスのカスタム・インプリメンテーションおよびミックスド・シグナル・シミュレーションの取り組みをご紹介します。
【セッション】 シノプシス技術セッション
【製品】 HSPICE、FineSim、CustomSim、Custom Compiler
11:5512:35
CD-2
機械学習時代におけるHSPICE高速伝送路シミュレーション運用事例
株式会社 東芝
研究開発本部 生産技術センター 電子機器パッケージング技術開発部 第3担当
主務 鳥越 保輝 様
機器に搭載される伝送線の速度は年々速くなっており、48Gbps、32Gbpsといった10Gbps超の信号を検討する事例が増えてきました。これらの高速な信号の設計には高周波対応材料の採用、バックドリルビア設計などの検討が必要となってきますが、コストベースの限界設計を行う場合には、現在使用している材料での限界設計値がどこにあるのか適切に検討していく必要があります。本セッションではIBIS-AMIモデルを用い、ばらつき解析に対応した機械学習設計環境を構築した事例についてご紹介します。
【セッション】 顧客事例セッション
【製品】 HSPICE、Custom WaveView ADV
12:3513:20
Lunch
お弁当をご用意いたします
13:2014:00
CD-3
BiCS FLASH(TM) 開発におけるSI解析の課題
東芝メモリ株式会社
設計技術推進部 設計技術第二担当
蟹江 雅人 様
東芝メモリ株式会社では、様々なストレージ製品を取り扱っており、それに必要となるインターフェイスの研究開発も進めています。本講演ではBiCS FLASH™開発におけるSI(シグナル・インテグリティ)解析の重要性および、それらに対する弊社のアプローチをご紹介します。また、BiCS FLASH™と同じDDRインターフェイスを用いるDRAM設計と対比する事でBiCS FLASH™特有の諸問題を解説、問題解決のためのHSPICE活用事例を併せてご紹介します。さらに、将来のBiCS FLASH™搭載製品に対しSI設計・解析ツールとして期待される機能について考察します。
【セッション】 顧客事例セッション
【製品】 HSPICE、Custom WaveView
14:1014:50
CD-4
HSPICEを用いたPLL仕様からレイアウトまでの完全自動合成
福岡大学
工学部 電子情報工学科
教授 名倉 徹 様
Synopsys, Inc.
デザイン・グループ
研究開発主幹 工学博士 三堂 哲寿
本講演では、PLL仕様からGDSⅡへの全自動合成を可能にしたPLL自動合成ツールについてご紹介します。まず最初に、パルス幅制御PLL(PWPLL)アーキテクチャをご紹介します。ここでは、ほぼすべての回路がデジタル・ブロックで構成されており、これによってデジタル回路設計用ツール・チェーンが適用可能となります。続いて、実際にPLL回路を合成するにあたり、数百回のHSPICEシミュレーションを繰り返しながらPWPLL回路パラメータを決定する方法について議論します。最後に、実際の適用例として0.18um CMOSを用いた600/16MHz入力、600MHz出力のPWPLLを合成したところ、1.2mW、85um x 85umのPWPLLが合成されました。このレイアウトおよび最終シミュレーション結果をご紹介します。
【セッション】 顧客事例セッション
【製品】 HSPICE
15:1016:10
K-3
コンピュータによる多様性 撤退から成長へ
メディアアーティスト
落合 陽一 氏
今の日本の社会変化は二極化しています。都市化による中央集権型と過疎化高齢化による非中央集権型の入り交ざった状態です。この社会変容をポジティブに捉えることができれば、日本は課題先進国から課題解決先進国へと移行することができるのは自明ですが、今までポジティブなビジョンを示すことは難しいことでした。この講演では、コンピュータ設計による製造の多様化、ソフトウェア・デザインによるインタラクションの重層化、ブロックチェーンによる分散化などを含め、一時的な撤退戦を戦略的に攻略し、それを対外戦略に結びつけていくようないくつかのアイデアの集合体を示し、議論し、クリエイティブな創発につながるようなマインドセットをご提示します。
【セッション】 キーノート
【カテゴリ】 Machine Learning/AI関連
16:1016:35 Coffee Break - コーヒーブレイク
16:3517:15
CD-5
シノプシスが提唱するフィジカル・アウェア設計手法 ~寄生素子やEMの影響を早期にとらえ、回路解析やレイアウト作成に反映させるために
Synopsys, Inc.
Design Group - AMSG
Principal Engineer Denis Goinard
回路設計における寄生素子の影響、レイアウト設計におけるR、C、EMの制約は、近年より厳しくなっています。従来は設計/レイアウトが完了した後でしか検証できないことも多く、大きな手戻りの原因になっていました。これらの影響を設計の早い段階で知ることが、回路設計者やレイアウト設計者の大きな関心事になっています。本セッションでは、Custom Compilerによる"フィジカル・アウェア機能"、寄生見積・RC抽出機能を用いた早い段階での寄生考慮解析、レイアウト作成中からRC値確認/EM検証を行い高いレベルで制約を満たすレイアウト手法をご紹介します。
【セッション】 シノプシス技術セッション
【製品】 Custom Compiler、Custom WaveView 
17:2518:05
CD-6
Custom Compiler適用事例 ~Custom Compilerと他社ツールの互換フローの開発
ルネサス エレクトロニクス株式会社
ブロードベースドソリューション事業本部 共通技術開発第二統括部 デザインオートメーション部
主任技師 西田 修平 様
ルネサスは、アナログ設計環境のマルチベンダ化を進めており、シノプシス社のご協力のもと、Custom Compilerをベースとしたルネサスのアナログ設計環境を構築しました。また、Custom Compilerで設計したデータや既存ツールで設計したデータを互いに移行できるように互換フローを開発し、アナログIP設計に適用しました。今回開発した互換フローの必要性、課題および今後の取り組みを発表します。
【セッション】 顧客事例セッション
【製品】 Custom Compiler