IEEE1801 UPFは電源仕様を定義する標準言語です。しかし一つの目的に対して複数の書き方/使い方が存在し、ユーザーによって適用が異なるのが現状です。そこで日本発のUPF Standardを構築するため、シノプシスが公開しているBitcoin Low Power Case Studyのデータ(以下Bitcoin LPDK)を基にユーザーの方々によるディスカッションを実施してきました。実際の設計現場でUPFをどのように使用しているのか？どのようなコマンドおよびオプションを使って定義しているのか？これらのディスカッションの結果、本セッションではGolden UPFフローとUPF Primeフローの適用状況、Golden UPFの定義、それらに基づくBitcoin LPDKへの改善要望についてユーザー代表の方々から説明いただきます。またシノプシスからは、Bitcoin LPDKの最新の状況についてもご紹介します。

車載、AI、グラフィックス、スマートフォン、通信機器などに用いられる大規模SoCの設計は、ますます複雑化しており、妥当なTATでベストなPPA(消費電力/性能/面積)と熱信頼性サインオフ・クロージャを達成するための新たな課題に直面しています。今回のイベントでは、ルネサス エレクトロニクス様のマシン・ラーニングを用いたPower ECOの事例発表や、シノプシスの最新技術発表に加えて、ソシオネクスト様、パナソニック デバイスシステムテクノ様をお招きしてのパネルセッションを通じ、マシン・ラーニングを搭載した最新のPrimeTimeの進化がチップ設計のデザイン・クロージャをどのように加速することができるかを議論します。奮ってご参加ください。

ソシオネクストは、SoCに搭載するIPの品質を確保するため独自の検証手法を確立し、高品質なIPをお客様へご提供してきました。IPの高機能化・複雑化に伴い、従来の各機能の網羅的検証手法のみでは品質保証が困難になってきており、増大する検証コストの低減も課題となっています。この課題に対応するため、ソシオネクストはシノプシスと連携し、SoC搭載時のIP検証フローの見直しを行いました。IP単体の機能検証に加えて、SoC搭載時のユースケースを考慮した検証による品質確保の取り組み、さらにはIP サブシステム化によるSoC開発時の設計・検証の短TAT化へと発展させています。
また、高速化が続くインターフェイスIPのSoC搭載時における安定動作には、パッケージとPCBを含めた協調設計が必須となっています。
本セッションでは、ソシオネクストが業界をリードするSI/PIの手法、実品種への適用事例もご紹介します。

当社では、シノプシスの16nmロジック・ライブラリと組込みメモリー(DesignWare Duetパッケージ)、さらにBIST(Built In Self-Test)とリペア・ソリューション(STAR Memory System)を採用して製品開発を行っています。IoT(Internet of Things)、車載、産業など多岐に渡るアプリケーション向けのSoC開発を行っていますが、いずれの分野においても、要求されるPPA (Power : 消費電力、Performance : 最高周波数、Area : 回路規模・チップサイズ)を全て満たすことが困難になってきています。さらに車載や産業向けの製品では、テスト品質や製造歩留まりについても要求が厳しくなっています。このような製品への要求を達成するため、16nmテクノロジで豊富な実績と信頼を持つシノプシスIP製品を適用しています。本セッションでは、シノプシス16nm IP製品を使用した、当社での設計開発事例についてご紹介します。