Program プログラム

Timing Signoff / Low Power

英語セッションには日本語同時通訳があります
  •  
  • Implementation
  • Timing Signoff
  • Automotive Quality,Functional Safety,Manufacturing Test
  • Verification Continuum
  • Verification Continuum (FPGA & Prototyping)
  • Custom Design & AMS
  • Software,Security,Quality
08:30
受付開始
ぜひお早めにご来場ください
8:30〜9:00 コンチネンタル・ブレックファーストをご用意してお待ち申し上げております。
09:2009:30
開会のご挨拶
日本シノプシス合同会社
社長 藤井 公雄
アドバイザリー委員長ご挨拶
パナソニック デバイスシステムテクノ株式会社
基盤・商品開発センター 基盤技術開発部
基盤技術開発部長 兼 EDAテクノロジーオーナー 柴山 晃徳 氏
09:3010:50
K-1
最先端設計 / 検証技術について

シノプシス Fusionプラットフォームが実現する最高の結果品質と開発期間短縮

車載、AI、5G通信、仮想/拡張現実などのアプリケーションの進展に伴い半導体業界の様相は変わりつつあります。Design Fusion、ECO Fusion、Signoff Fusionからなるシノプシスの新しい設計プラットフォーム技術をご活用いただくことにより、先進の製品開発に携わる企業各社では、最短の開発期間で最高の結果品質を達成することが可能となります。本セッションでは、これらのテクノロジが達成した結果例をデザインデータを元にご紹介しつつ、この新しいプラットフォーム技術によって実現できる想定以上の成果についてご説明します。
Synopsys, Inc.
Design Group
Sr. Director of Marketing Sanjay Bali

総合的な開発効率、品質、コスト削減を向上させるマシン・ラーニング・ベース検証

全体的な開発効率の向上や開発期間目標達成に直結する2つのキーファクターは、問題点の特定/診断/適切なチームへの対処依頼/修正/更新というトリアージ・サイクルでバグや欠陥を取り除いていけるかどうか、開発フロー全体を通して収集されるデータを予測することができるかどうかという点です。検証にマシン・ラーニングを活用することによって、製品品質の向上、結果予見性、TAT、そしてコストの面で大きな成果があり、開発効率全体を大幅に向上させるという目標達成に大きな成果がありました。シノプシス社内やお客様で実施したケース・スタディを交えてご紹介します。
Synopsys, Inc.
Verification Group
Group Director, R&D Arun Venkatachar
【セッション】 キーノート
【カテゴリ】 Machine Learning/AI関連
11:0511:45
TM-1
日本発UPF Standard!Bitcoin LPDKでの実現に向けて
株式会社ソシオネクスト
SoC設計統括部 先行技術開発部
マネージャー 疋田 真大 様
東芝メモリ株式会社
設計技術推進部 設計技術企画担当
グループ長 土屋 丈彦 様
Synopsys, Inc.
Verification Group
Applications Engineer, Sr. Staff Antonio Dimalanta
日本シノプシス合同会社
技術本部 デザイン・グループ
スタッフ・アプリケーション・エンジニア 粂田 寛治
IEEE1801 UPFは電源仕様を定義する標準言語です。しかし一つの目的に対して複数の書き方/使い方が存在し、ユーザーによって適用が異なるのが現状です。そこで日本発のUPF Standardを構築するため、シノプシスが公開しているBitcoin Low Power Case Studyのデータ(以下Bitcoin LPDK)を基にユーザーの方々によるディスカッションを実施してきました。実際の設計現場でUPFをどのように使用しているのか?どのようなコマンドおよびオプションを使って定義しているのか?これらのディスカッションの結果、本セッションではGolden UPFフローとUPF Primeフローの適用状況、Golden UPFの定義、それらに基づくBitcoin LPDKへの改善要望についてユーザー代表の方々から説明いただきます。またシノプシスからは、Bitcoin LPDKの最新の状況についてもご紹介します。
【セッション】 パネルセッション/ユーザートークセッション
【製品】 VC LP、VCS NLP、Design Compiler、IC Compiler Ⅱ、Formality
11:5513:15
TM-2
PrimeTime SIG ~車載/AIチップといった大規模SoCにも!マシン・ラーニングで加速するECO
ルネサス エレクトロニクス株式会社
ブロードベースドソリューション事業本部 共通技術開発第二統括部 デジタル設計技術部
主任技師 淺野 浩三 様
株式会社ソシオネクスト
SoC設計統括部 ミドルレンジ設計部
課長 大橋 貴子 様
パナソニック デバイスシステムテクノ株式会社
基盤・商品開発センター 基盤技術開発部
主幹技師 深澤 浩公 様
Synopsys, Inc.
Design Group
Product Marketing Manager James Chuang

PrimeTime Special Interest Group

車載、AI、グラフィックス、スマートフォン、通信機器などに用いられる大規模SoCの設計は、ますます複雑化しており、妥当なTATでベストなPPA(消費電力/性能/面積)と熱信頼性サインオフ・クロージャを達成するための新たな課題に直面しています。今回のイベントでは、ルネサス エレクトロニクス様のマシン・ラーニングを用いたPower ECOの事例発表や、シノプシスの最新技術発表に加えて、ソシオネクスト様、パナソニック デバイスシステムテクノ様をお招きしてのパネルセッションを通じ、マシン・ラーニングを搭載した最新のPrimeTimeの進化がチップ設計のデザイン・クロージャをどのように加速することができるかを議論します。奮ってご参加ください。
【セッション】 顧客事例セッション、パネルセッション/ユーザートークセッション
【カテゴリ】 Machine Learning/AI関連
【製品】 PrimeTime
13:2014:00
TM-3
シノプシス社IP活用におけるSoC高品質化・ソリューション化の取組み
株式会社ソシオネクスト
エンタープライズ事業部 事業営業部
部長 藤田 実 様
ソシオネクストは、SoCに搭載するIPの品質を確保するため独自の検証手法を確立し、高品質なIPをお客様へご提供してきました。IPの高機能化・複雑化に伴い、従来の各機能の網羅的検証手法のみでは品質保証が困難になってきており、増大する検証コストの低減も課題となっています。この課題に対応するため、ソシオネクストはシノプシスと連携し、SoC搭載時のIP検証フローの見直しを行いました。IP単体の機能検証に加えて、SoC搭載時のユースケースを考慮した検証による品質確保の取り組み、さらにはIP サブシステム化によるSoC開発時の設計・検証の短TAT化へと発展させています。
また、高速化が続くインターフェイスIPのSoC搭載時における安定動作には、パッケージとPCBを含めた協調設計が必須となっています。
本セッションでは、ソシオネクストが業界をリードするSI/PIの手法、実品種への適用事例もご紹介します。
【セッション】 顧客事例セッション
【カテゴリ】 IP関連
【製品】 DesignWare IP
14:1014:50
TM-4
シノプシスの組込みメモリーとロジック・ライブラリで要求PPAとテスト品質を達成!
東芝デバイス&ストレージ株式会社
ロジックLSI統括部 ロジックLSIハードウェア開発部
主務 草刈 憲 様
当社では、シノプシスの16nmロジック・ライブラリと組込みメモリー(DesignWare Duetパッケージ)、さらにBIST(Built In Self-Test)とリペア・ソリューション(STAR Memory System)を採用して製品開発を行っています。IoT(Internet of Things)、車載、産業など多岐に渡るアプリケーション向けのSoC開発を行っていますが、いずれの分野においても、要求されるPPA (Power : 消費電力、Performance : 最高周波数、Area : 回路規模・チップサイズ)を全て満たすことが困難になってきています。さらに車載や産業向けの製品では、テスト品質や製造歩留まりについても要求が厳しくなっています。このような製品への要求を達成するため、16nmテクノロジで豊富な実績と信頼を持つシノプシスIP製品を適用しています。本セッションでは、シノプシス16nm IP製品を使用した、当社での設計開発事例についてご紹介します。
【セッション】 顧客事例セッション
【カテゴリ】 IP関連
【製品】 DesignWare IP
15:1016:10
K-3
コンピュータによる多様性 撤退から成長へ
メディアアーティスト
落合 陽一 氏
今の日本の社会変化は二極化しています。都市化による中央集権型と過疎化高齢化による非中央集権型の入り交ざった状態です。この社会変容をポジティブに捉えることができれば、日本は課題先進国から課題解決先進国へと移行することができるのは自明ですが、今までポジティブなビジョンを示すことは難しいことでした。この講演では、コンピュータ設計による製造の多様化、ソフトウェア・デザインによるインタラクションの重層化、ブロックチェーンによる分散化などを含め、一時的な撤退戦を戦略的に攻略し、それを対外戦略に結びつけていくようないくつかのアイデアの集合体を示し、議論し、クリエイティブな創発につながるようなマインドセットをご提示します。
【セッション】 キーノート
【カテゴリ】 Machine Learning/AI関連
16:1016:35 Coffee Break - コーヒーブレイク
16:3518:05
IM-5s
今後の先端SoC設計技術はこうなる!
サテライト会場
東芝デバイス&ストレージ株式会社
半導体研究開発センター 設計技術開発部
主査 光安 政浩 様
東芝メモリ株式会社
設計技術推進部
グループ長 小野崎 泰智 様
近年の大規模/高性能SoCの開発には、高度な設計技術が不可欠になっています。東芝デバイス&ストレージでは、デザインキットの開発、各種個別技術の開発を通じて、高度な設計技術を構築してきました。本発表では、第一部:インプリメンテーション・フローの統合環境、第二部:個別設計技術という構成で、超大規模チップの設計効率化、タイミング収束技術、低消費電力設計、高信頼性技術など、先端SoCに必要な事例をご紹介します。これまで培ってきたこれらの設計技術は、東芝メモリにも展開され、今後は、両社で高度に発展させていきます。
【セッション】 顧客事例セッション