プログラム

  • Automotive

    Automotive関連セッション

Keynote ─ キーノートスピーチ

9:35

10:35
K-1 Guest Keynote
まいど!元気出してやりまひょ ~技術を世界に!モノづくりには“夢”がある~
株式会社アオキ 取締役会長
東大阪市モノづくり親善大使
青木 豊彦 様
東大阪で若者が集結し、町工場のパワーで人工衛星を打上げる夢が平成21年1月、種子島宇宙センターにて成功。世界最小の会社がボーイング認定工場になった経緯をお話しいたします。先行きの見えない混沌とした日本の現状を打破するため、幾つもの困難を乗り越え、高度な技術開発に果敢に挑戦し成功を収めた開発ストーリー、そして、制約を打ち破って開発プロジェクトに挑んだ想いやモノづくりに取り組むエンジニア・スピリットなどを熱く語ります。
10:40

11:20
K-2 Synopsys Keynote
あらゆるものがスマート化する時代のイノベーションとは
Synopsys, Inc.
Customer Engagement
Executive Vice President Deirdre Hanford
今やあらゆるものがスマート化する“Smart Everything”時代となり、新たな技術革新のうねりを引き起こしています。仮想現実などの新しい技術はエンターテイメントのあり方を変え、機械学習の発達は人と機械の向き合い方を再考させるものとなるでしょう。この大変革の中で中心的な役割を果たすことになるのが半導体開発者です。このエレクトロニクス業界に押し寄せる “Smart Everything”の波は、EDA、IP、ソフトウェアに新たな課題を突きつけています。加えて、セキュリティ対策という、さらに複雑な問題を抱え込むことになることも忘れてはなりません。外部からの侵入への対処はもちろん、侵入者からの知的財産や金融資産の保護、国家安全保障に至るまで、セキュリティの課題は多岐にわたります。 こうした背景から我々の業界の今後のあり方を考えたとき、セキュアなソリューション、テクノロジ・リーダーシップ、生産性向上などの点で、これまで以上に高度なものが求められてくると言わざるを得ません。新たな時代に向けた技術革新の挑戦についてお話します。
Verification
11:35

12:15
V-1
更なる検証効率化へ!東芝におけるフォーマル検証ツールVC Formal適用拡大への取り組み
株式会社東芝 ストレージ&デバイスソリューション社
ミックスドシグナルIC事業部 設計技術開発部 設計メソドロジー開発担当
主務 磯田 新平 様
SoCの大規模化/複雑化に伴い機能検証は年々困難になっています。フォーマル検証ツールは検証の網羅性に大きなメリットがある一方、デザイン規模やデバッグ性などに課題があり、活用には工夫が必要とされます。東芝では、2002年からフォーマル検証ツールの実デザインへの適用を開始し、これまで多数のプロジェクトで検証効率を改善してきました。フォーマル検証ツールも時代とともに見直しを行い、設計目的に合わせたツール選択/活用を行っています。このたび、シノプシスのVC FormalをSystemVerilog Assertion(SVA)を入力とする検証の社内推奨ツールとして採用しました。この推奨に到るまでの取り組みや、推奨した理由、および今後の展望や課題等についてご紹介します。
12:25

13:05
L-2
RTLからネットリストまで!シノプシスのパワー解析と削減ソリューション!
日本シノプシス合同会社
技術本部 プロダクト・スペシャリスト・グループ
マネージャ 谷川 寛
ネットリストパワー解析ツールのPrimeTime PXとRTLパワー解析ツールのSpyGlass Power。シノプシスの一つ屋根の下に入れば、その家の住人であるお客様には一体どんなメリットがあるのでしょうか?

・そのRTL変更で、本当に消費電力は下がるのでしょうか?
・時間をかけてGate Simをしないと高精度なネットリスト・パワー見積もりはできないのでしょうか?
・RTLのどの部分を変更すれば何mW消費電力が下がるのか知りたいと思いませんか?
・RTLパワー見積もり精度改善への今後の取り組みは?
・Power Compilerとの便利な連携機能はないのでしょうか?

本セミナーでは多くのお客様がもたれるこんな疑問にシノプシスがお答えします。また併せてSpyGlass Powerのお客様の適用事例もご紹介します。 お昼休みにランチを取りながらシノプシスのパワー解析ソリューションをお聞きください。
13:15

13:55
V-2
Certitudeを用いた品質向上へのススメ ~フォーマル検証結果でサインオフ
京セラドキュメントソリューションズ株式会社
ソフト開発本部 ソフトウェア1統括技術部 第12技術部 SD19課
山田 純央 様
弊社では、2015年にフォーマル検証ツールがMagellanからVC-Formalへ移行させるのを機に、フォーマル検証の適用範囲を拡大しました。その過程でカバレッジ取得方法に課題が発生しました。VC-FormalとVCSのカバレッジの考え方が異なり、各々の結果を統合できないことが判明しました。そのため、各々の結果を目視確認する必要があり、検証漏れが発生してしまう可能性があります。この課題を解決すべく、サインオフ基準の一つとしてCertitudeのカバレッジ結果を判断基準とするフローを確立しました。
本セッションでは、弊社で行ったサインオフ基準の制定までの事例を通して、品質に対するCertitudeの活用方法についてご紹介します。またCertitudeの結果に対する設計エンジニアの考え方とツール思想の違いにも触れますので、ぜひご聴講ください。
14:00

14:40
V-3
プレシリコンでの検証範囲拡大によるVIPの適用事例 ~ソシオネクストの検証メソドロジソリューション
株式会社ソシオネクスト
SoC設計統括部 フロントエンド設計部
日景 直樹 様
現在、SoCを開発する場合には従来のハードウェア検証だけではなく、先行開発環境でのソフトウェア開発検証が求められ、さらにシステム動作としての検証を行うケースが多々見受けられます。このように、プレシリコンでの検証範囲の拡大に伴い、VIPへの要求事項は格段に変化してきています。
システム検証からは、模擬アプリケーションを使ったレスポンスビリティ対応、転送データ量などの対応が必要であり、ソフトウェア開発、検証では、省電力化対応の為のパワードメイン制御対応や、ハードウェア検証からは、標準インターフェイスのコンプライアンス対応などが必要になります。
このセッションでは、ソシオネクストの検証メソドロジ・ソリューションとして、VIPのポテンシャルと検証事例をご紹介します。
14:45

15:25
V-4
フォーマルLINT技術によるRTLの設計品質向上の実現 ~SpyGlass Lint Advanced 活用事例
パナソニック デバイスシステムテクノ株式会社
基盤・商品開発センター 基盤技術開発部 デジタル設計インフラ課
塩川 美和 様
RTL記述の構造やコーディングを早期に解析可能なリント・チェッキングの技術は、RTLの品質向上には不可欠です。一方で、ツールがレポートするチェック結果には機能的には問題ない疑似エラーが多く含まれており、真性エラーを見落とす危険性があります。
本セッションでは、特に疑似エラーが多いビット幅チェックに着目し、SpyGlass Lint Advancedのフォーマル技術により、疑似エラーを削減することで真性エラーの見落としを防止し、RTLの設計品質を向上させる事例をご紹介します。
15:25

15:45
Coffee Break - コーヒーブレイク
15:45

16:25
V-5
洗練されたソシオネクストUPF設計フローを支えるVC LP
株式会社ソシオネクスト
SoC設計統括部 ミドルレンジ設計部
相原 佐和子 様
近年、低消費電力化を実現するため、Power Gating、Multi-VoltageおよびAdaptive Voltage ScalingなどのLow Power技術を多くのLSIで適用しています。さらに、多数のIPを搭載することで電源設計が一層複雑化してきているため、共通化されたパワー・フォーマットでの電源仕様の管理が非常に重要です。
ソシオネクストでは電源仕様をUPFで一元管理した設計フローを構築しており、その妥当性を検証するためにVC LPローパワーチェッカーを適用しています。本セッションでは、VC LPにフォーカスし、設計フェーズに合わせた検証フローと適用実績をご紹介します。
16:30

17:10
V-6
クルマの機能安全要求にタイムリーに応える!効率的な故障シミュレーション事例
パナソニック デバイスシステムテクノ株式会社
基盤・商品開発センター 基盤技術開発部 デジタル設計インフラ課
主任技師 喜田 誠司 様
車載向け機能安全規格ISO26262に準拠した開発では、ハードウェアが故障した場合の安全度を定量化するため、故障検出率の算出が必要です。潜在的な故障を見逃さないためにCertitudeを用いることは有効な手段です。しかし故障注入対象がゲートレベル・デザインの場合は、故障の数が膨大であるため、低速なゲートレベル・シミュレーションを全て終わらせるためには非常に時間がかかってしまいます。本セッションでは、故障シミュレーションを効率的に行った事例をご紹介します。
Automotive
17:15

17:55
V-7
BugScopeを活用した新しい検証サインオフメトリックス開発
ルネサス システムデザイン株式会社
第一要素技術事業部 周辺回路設計部 デジタル周辺回路設計第一課
主任技師 上村 俊之 様
機能検証では、検証品質の客観的な見極め、サインオフ判断は大きな課題です。
従来の検証品質指標としてコード・カバレッジがありますが、十分な指標と言えません。また、ファンクション・カバレッジでは、客観性、網羅性の面で懐疑的であり、アーキテクチャ起因のバグ検出を取りこぼすことも考えられました。一方で、アサーションをマニュアルで書くことは、アーキテクチャ起因のバグの有効な対策となりうりますが、この開発には非常に時間を要しました。これらの課題を踏まえ、新たな客観的な検証品質指標の開発が必要でした。
シノプシスのBugScopeは、RTLの回路構造に着目して自動的にプロパティを生成するツールです。ルネサスでは、本ツールから生成されるプロパティを活用して上記の課題を克服に取り組みました。
本発表では、車載ネットワーク向IP開発において考案したBugScopeを活用した設計フロー、ならびに、この中で用いた新たな検証品質指標とサイオフ条件について述べます。これらの取り組みにより、検証品質を高めるともに検証効率を上げることに効果が得られたことを述べます。

※プログラムは変更される場合がございます。ご了承ください。