プログラム

10:00

10:40
Keynote-キーノートスピーチ
講演者
Silicon to Software ~‘Shift Left’!

Synopsys, Inc.
President & co-CEO
Dr. Chi-Foon Chan

半導体からソフトウェアに至る技術開発の世界では、同時進行する二つの大きな潮流が未来を形作りつつあります。まず、ここ10年の半導体技術の進化により、低消費電力で低コストの半導体が可能となり、コンピューティング能力が大幅に向上、Internet of Things(IoT)の世界を創出しました。そして、組込みソフトウェアや各種アプリケーション・ソフトウェアの劇的な進化が、こうした新技術の展開にさらに拍車をかけています。
こうした流れに乗って、“全てのモノがスマート化”する時代が幕を明けました。テクノロジ開発の面でもビジネス・モデルの面でも、この影響を免れることはできません。ハードウェア設計者やソフトウェア開発者にとっては、大きなプレッシャーがのしかかってくる時代となります。開発対象が高度に複雑化するにも関わらず、開発期間を前倒しする“シフト・レフト”を実現していかなければならないからです。
本セッションでは、設計、検証、IPそしてソフトウェアの品質とセキュリティの分野での技術革新/生産性向上について概観し、半導体設計/ソフトウェア開発の両面で、“シフト・レフト”を実現する道へ皆様をいざないます。
IP
10:55

11:35
IP-1
IP Keynote: SoC設計を加速し差別化するDesignWare IPソリューション
日本シノプシス合同会社
ソリューション・グループ IP R&Dセンター
センター長 安藤 弘敬
シノプシスが提供するシリコン実証済みの包括的IPソリューションにおける新たな取り組みを、最新技術アップデート/市場別製品展開と設計プロセス/品質管理の観点からご説明します。次世代プロトコルと先進FinFETプロセス技術サポートのご紹介、ならびにアプリケーション市場別の対応、特に新興市場として注目されるIoTアプリケーションにおけるエネルギー効率向上の取り組みやAutomotive機能安全要件の対応についてご説明します。また、コントローラIPの設計プロセス・品質管理システム、不具合分類の概要、ならびに設計品質改善活動の取り組みについて一歩踏み込んでご紹介します。
11:40

12:20
IP-2
PCI Express Gen4規格動向と弊社コントローラIPの取り組み
日本シノプシス合同会社
ソリューション・グループ
IP R&Dセンター マネージャ 大村 拓也
現在PCI Express®は幅広い分野にて標準のシステムバスとして使用されており、市場の要求と共に規格も拡張を続けています。現在、PCI-SIGでは従来のGen3(8.0GT/s)から倍の帯域となるGen4 (16GT/s)の規格策定作業が進んでおり、Rev 0.5の仕様がPCI-SIGメンバーに対して公開されています。シノプシスのGen4の取り組みを、デモや規格の最新情報などを交えてご説明します。またSoC開発の大規模化/複雑化がより進む中で、日々高まってきているIP自体の信頼性/デバッグ性(RAS)に関する要求に対する「DesignWare IP PCIe」としてのRAS機能拡張の取り組みについても併せてご説明します。
12:30

13:10
L-3
USBタイプCコネクタの有効活用。USB搭載SoCのデザインとデバッグ。
日本シノプシス合同会社
ソリューション・グループ
フィールド・アプリケーション・エンジニア 長谷川 浩之
近年仕様が策定されたUSBタイプCコネクタは、電源、オーディオやビデオといったマルチメディアやデータ転送など、あらゆる用途に適した多目的ポートとして注目されています。また、デバッグポートとしての用途も検討されており、ユーザーポートとしてのUSBに統合することで、ピン数/面積などのコスト面や消費電力でも恩恵を受けることができます。本セッションでは、USBの新しい仕様であるタイプCコネクタのご紹介と、多目的ポートとして実装する際の利点、デバッグポートとユーザーポートの併用へのチャレンジ、具体的なデザイン・ソリューションをご紹介します。
13:20

14:00
IP-3
本格普及するLPDDR4、システム内部での位置づけとその勘どころ
日本シノプシス合同会社
ソリューション・グループ
IP R&Dセンター マネージャ 小野 寛
2012年にDDR4、2014年にLPDDR4がJEDECにより規格化され、エンタープライズ、モバイル用途ともに次世代メモリーは出揃いつつあります。今年は遂にLPDDR4を搭載したスマートフォンが登場し、これを機に一気にLPDDR4の採用が増えると見込まれています。一方で、ADASなどのAutomotive用途でLPDDR4を採用しようとする動きも活発になってきました。LPDDR4はJEDECの規格としてはじめから2チャネル用意されていますが、システム上でどのように2つのチャネルを扱うと良いのか、アプリケーションごとに解は異なるはずです。本セッションでは、現状のメモリー市場動向、これから普及していくであろうLPDDR4を採用する上で考慮すべきことや解決すべき課題、およびシノプシスが描くソリューションについてご説明します。
14:05

14:45
IP-4
SoC差別化のための最適なDesignWare Multiprotocol PHYの選択
日本シノプシス合同会社
ソリューション・グループ
フィールド・アプリケーション・エンジニア マネージャ 高谷 和彦
現在のエレクトロニクス市場では、機能/性能/消費電力とコストの最良のバランスが求められています。民生機器は、必要な時はより高速に、使わない時はすぐローパワーにするといった、より電力効率の良いポータブル・デバイスの需要が高まっています。一方、次世代のデータセンター機器やサーバー機器では、より高いスループットと24時間365日運転が求められています。モバイル民生機器とエンタープライズ・システムでは、SerDes PHYに求められる仕様が異なってきます。この違いが設計、機能の実装、システム全体のコストに影響してきます。本セッションでは、民生機器とエンタープライズ機器SerDesの違いをご説明し、それぞれのアプリケーションに最適なSerDesを決定するための情報についてご説明します。
14:50

15:30
IP-5
三重富士通セミコンダクターC40LPへのEmbedded Memories and Logic Libraries の採用について
三重富士通セミコンダクター株式会社
ビジネス開発統括部 マーケティング部
菅野 一樹 様
2014年12月、三重富士通セミコンダクターは、富士通セミコンダクターの三重工場300mm製造ラインおよび関連施設を引き継ぎ、ファウンドリ専業会社として新たに誕生しました。当社はモバイル、車載、医療、産業などあらゆる分野および、IoT(Internet of Things)の成長市場に、得意とする超低消費電力プロセスおよびメモリー混載プロセス、経験豊富なエンジニア、たゆまぬ生産改善活動、ハイブリッド免震建屋など高いリスク対応能力をベースにビジネス展開していきます。40nmテクロノジを成長戦略の中核に位置付けており、40nmテクノロジで豊富な実績と信頼を持つシノプシス社のEmbedded Memories and Logic Librariesを採用しました。シノプシス社とのパートナーシップをベースとした当社の取り組みをご紹介します。
15:30

15:50
Coffee Break - コーヒーブレイク
15:50

16:30
IP-6
省電力メニーコアプロセッサPEZY-SCへのIPの適用
株式会社PEZY Computing
プロセッサ開発部
部長 石井 敬 様
PEZY社の1,024コアの低消費電力型メニーコアプロセッサ「PEZY-SC」へのシノプシス IP "Standard Cell / Memory"、"PCI Express®", "DDR3/4"の適用事例を発表します。PEZY-SCはExaScalerと共同開発した小型スパコン「ExaScaler-1」に搭載されており、このシステムはSC14にて発表されたスパコン消費電力性能ランキングGreen500にて世界第2位となりました。高性能でありながら低消費電力を実現したPEZY-SCへのIP適用事例をユーザーの立場からご報告します。
16:35

17:15
IP-7
ニューラル・ネットワーク・エンジン搭載の画像認識IPのご紹介
日本シノプシス合同会社
ソリューション・グループ
スタッフ・フィールド・アプリケーション・エンジニア 井手野 雅明
従来の監視カメラシステムでは、保存された画像ビッグデータの高速かつ正確な検索と抽出が求められますが、近年ではさらに、犯罪を未然に防止するため、不審者や不審物をいち早く画像認識技術で検知し警報を発するなどの防犯分野への展開が求められています。 また車載アプリケーション分野では、インテリジェントな画像認識技術による次世代の安全運転支援システム(ADAS)の実現が急がれていますが、膨大な消費電力とコストが問題になり始めています。本セッションでは、低消費電力かつ低コストでありながら高い認識率で車両や歩行者/道路標識などを認識できるソリューションとして、畳込みニューラル・ネットワーク技術を応用したシノプシス独自の画像認識IPソリューションをご紹介します。
17:20

18:00
IP-8
用紙衝撃音を低減するスキュー補正機能の角度検知ASIPの開発
富士ゼロックス株式会社
コントローラ開発本部 コントローラプラットフォーム第五開発部
守澤 朋幸 様
弊社では、複合機の画像処理部の回路規模削減手法として特定用途向けプロセッサ(ASIP)技術に着目し、開発ツールとして“ASIP Designer”を選定し技術獲得を行ってきました。その成果を、複合機における用紙衝撃音を低減するスキュー補正機能向け角度検知技術のASIP化に適用し、回路規模削減に成功しました。セッションではASIPを選択するに至った背景から開発時のチャレンジなどについてご紹介します。
ページTOPへ