关于SNUG 

SNUG 2015

 

SNUG(Synopsys User Group)是Synopsys支持下一年一度在全球重要市场区域举办的Synopsys用户活动,通过用户总结其在使用Synopsys工具过程中的成功经验进行评述以论文的形式提交给Synopsys用户组委会,旨在为使用Synopsys设计工具环境的用户搭建一个开放的交流平台。参加这一活动的 Synopsys用户能够沟通与交流,在设计理念和方法学上受到有益的启发。

今天,中国半导体芯片行业的发展已经取得了很大程度的进步,行业分工进一步明确。从芯片的IP 使用、设计、制造和封装测试,一直到芯片的应用开发和专业化服务等各个环节都逐步走向成熟。在这样的环境下,国内用户对于EDA工具厂商的要求日益提高,他们需要使用更具开放化和集成化的EDA工具解决方案。尤其是在进入可验证设计(DFV)、可制造设计(DFM)等电子设计业最新技术领域的同时,用户与 EDA厂商之间以及用户与用户之间都需要更加广泛和深入的合作。针对这一状况,Synopsys公司SNUG中国大会再一次为国内的用户搭建开放性的交流平台,它可以帮助到会人士最大程度地分享彼此的成功经验与方法。

论文征集内容包括(但不限于):

  • 先进应用的设计实现方法学(ARM、图形处理器、中央处理器等)
  • Design Implementation Methodologies for Advanced Applications (ARM, Graphics/GPUs, Processors)

  • 新一代物理设计工具ICC II 经验分享
  • The Experience of The Newest Generation Physical Design Tools ICC II

  • 先进工艺节点及技术 (7/10/14/16纳米、FinFET、3DIC)
  • Applying Advanced Technologies (7/10/14/16nm, 3DIC, FinFET)

  • 低功耗设计、分析和优化方法与技术,以及动态、静态功耗验证
  • Low Power Design, Analysis and Power Reduction Methodologies and Techniques, Static and Dynamic Low Power Verification

  • 先进更可预见性综合经验及策略
  • Advanced More Predicable Synthesis Strategies and Experiences

  • 基于物理版图的signoff时序及功耗优化
  • Physical Aware Signoff Timing ECO and Power Optimization

  • 测试自动化(可测性设计、测试向量自动生成、测试压缩)
  • Test Automation (Design-For-Test (DFT), ATPG, Compression)

  • 先进设计方法学 (高性能、低功耗、面积缩减、缩短芯片上市时间)
  • Advanced Design Methodologies (High Performance, Low Power, Area Optimization, Time to Market)

  • SOC验证/硬件加速技术(验证计划,全芯片,模块级,覆盖率验证,验证VIP,动态和静态低功耗验证,CDC检查)
  • Accelerating SoC Verification and Emulation Techniques (Verification Planning, Full Chip, Block, Coverage, Verification IP (VIP), Dynamic and Static Low Power, CDC Checking)

  • 系统级设计
  • System Level Design

  • FPGA及原型设计
  • FPGA and Prototyping

  • 数模混合设计与验证
  • Mix-Signal Design and Verification

  • IP整合及验证
  • IP Integration and Verification

所有征集的论文根据广大读者投票,最终确定获奖名次,并由组织委员会颁发获奖证书及奖品。

投稿方式及详情,请参考2017 SNUG论文征集